2022年03月
新しい順 | 古い順
【Vivado®で使用するXDCファイルの基本的な記述例】第2回 コンフィグレーション設定、タイミング設定編
エンジニア必見！NVMeパフォーマンス測定結果公開 CPUの違いでパフォーマンスに差は出るのか！？【メモリ基礎講座 番外編】
【Versal™ACAP】MIPI Example Design【Vivado® ML 2021.1】
Vitis™ AI ver2.0がリリース！新たな機能などを紹介！
【回路設計ヒント】Microsoft Windows 10 でのiMPACT書き込み
【Versal™ACAP】Targeted Reference Design Build 2021.1版
最近の記事
タグ
- FPGA (226)
- 設計 (155)
- 検証 (80)
- Vivado (71)
- AI (40)
- ModelSim (40)
- 半導体 (39)
- 受付終了 (39)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (15)
- SSD (13)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- 受付中 (10)
- Nexperia (9)
- GPU (8)
- IoT (7)
- アナログ回路 (7)
- アサーション (7)
- VoIP (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 電源 (4)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)
- SVA (1)