2022年03月
新しい順 | 古い順
【Vivado®で使用するXDCファイルの基本的な記述例】第2回 コンフィグレーション設定、タイミング設定編
エンジニア必見！NVMeパフォーマンス測定結果公開 CPUの違いでパフォーマンスに差は出るのか！？【メモリ基礎講座 番外編】
【Versal™ACAP】MIPI Example Design【Vivado® ML 2021.1】
Vitis™ AI ver2.0がリリース！新たな機能などを紹介！
【回路設計ヒント】Microsoft Windows 10 でのiMPACT書き込み
【Versal™ACAP】Targeted Reference Design Build 2021.1版
最近の記事
タグ
- FPGA (255)
- 設計 (190)
- 検証 (99)
- Vivado (78)
- 受付終了 (58)
- ModelSim (50)
- 半導体 (47)
- AI (40)
- メモリ (32)
- Micron (30)
- MPSoC (28)
- QuestaSim (26)
- Vitis (24)
- モデルベース開発 (20)
- Versal (20)
- Vitis AI (20)
- 電源 (18)
- SystemVerilog (17)
- アナログ回路 (16)
- Simulink (16)
- 受付中 (15)
- SSD (15)
- サーバ/ストレージ (13)
- IoT (10)
- Nexperia (10)
- GPU (9)
- アサーション (8)
- 5G (7)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- So-One (5)
- SiTime (5)
- Verilog (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- イーサネット (3)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- Questa Lint (3)
- MaxLinear (3)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- EOL (1)