設計
新しい順 | 古い順
【5/30開催*保守中ユーザー様限定*】初心者のためのテストベンチ記述 ~VHDL編~
【6/5開催】FPGA設計品質を低下させる 「いきなりHDLコーディング」~共に考える設計意識改革~
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ~ 10のキーワードでまとめる検証の極意 ~
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー~ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ~
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー~ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ~
FPGA非同期設計ウェビナー~ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ~
高位合成がもたらす価値を高める高位設計/高位検証(Design and Verification LANDSCAPE 2022-Vol1)
Vivado® ML Editionで表示されるメッセージについて 【第2回】
Vivado® ML Editionで表示されるメッセージについて 【第1回】
【4/17開催】FPGA置き換えソリューションウェビナー
【4/12開催】コードカバレッジ機能活用のすすめ ウェビナー
【4/5開催】新製品Questa Base紹介ウェビナー ~デバッグ機能が充実したQuestaエントリーモデル~
【3/1開催】「FPGA設計をリユース/リデュース/リサイクル」 ~HDL Designer 紹介ウェビナー~
【2/28開催*保守中ユーザー様限定*】初心者のためのテストベンチ記述 ~VHDL編~
【2/21開催*保守中ユーザー様限定*】初心者のためのテストベンチ記述 ~Verilog_SystemVerilog編~
【2/14開催】*有償(保守中ユーザー様無償)ウェビナー*アサーションベース検証実践ウェビナー
【2/7開催*保守中ユーザー様限定*】Questa Base / Coreウェビナー ~新デバッグ機能Visualizer編~
【1/31開催】AXI検証自動化ソリューション紹介ウェビナー ~AXIバスでのトラブル事例解説とAXIバス検証環境/ノウハウパッケージのご紹介~
【1/17開催】InTime紹介ウェビナー ~マシンラーニングを利用したFPGAタイミングクロージャー~
最近の記事
タグ
- FPGA (187)
- 設計 (123)
- Vivado (66)
- 検証 (63)
- ModelSim (43)
- 半導体 (37)
- 受付終了 (33)
- AI (28)
- メモリ (24)
- Micron (24)
- モデルベース開発 (20)
- Vitis (17)
- Versal (16)
- Simulink (16)
- MPSoC (16)
- Vitis AI (14)
- SSD (13)
- アナログ回路 (9)
- 電源 (9)
- Nexperia (9)
- GPU (8)
- 受付中 (7)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- VoIP (4)
- SiTime (4)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- プライベートネットワーク (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- シリアル通信 (1)