FPGA
新しい順 | 古い順
Vitis™ AI 3.0がリリース！YOLOv5にも対応！アップデート内容をご紹介！
Vitis™ AIを用いて、オープンソースのYOLOをKria™ KV260上で動かしてみた
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【10/22開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
【10/15開催＊保守中ユーザー様限定＊】QuestaSim トレーニングウェビナー⑤ ～qrunバッチコマンド実行編～ 1コマンドで完結するシミュレーションバッチ実行 ― qrunコマンドの概要
＜追加開催＞【10/14PM開催・無料】AIはFPGA設計できるか？2026 ～AIがハードウェア設計する時代の幕開け～
【10/14AM開催・無料ウェビナー】FPGAってどうやって設計するの？ まず知っておきたいIP活用と開発会社のリアルな話をお届け
【10/9開催・無料】「AXIバス徹底解説ウェビナー」～AXIバストラブル撲滅へ3つのキーポイント～
【10/7開催・無料ウェビナー】結局FPGAってなんなの？ ～初学者のための第一歩～
【10/6開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【9/29開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
【9/17開催・無料】AIはFPGA設計できるか？2026 ～AIがハードウェア設計する時代の幕開け～
【9/16開催・無料】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー
【9/11開催】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【9/8開催・無料】「Questa Lint紹介ウェビナー」～書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術～
最近の記事
タグ
- FPGA (262)
- 設計 (198)
- 検証 (105)
- Vivado (80)
- 受付終了 (71)
- ModelSim (52)
- 半導体 (46)
- AI (40)
- メモリ (33)
- Micron (30)
- QuestaSim (29)
- MPSoC (28)
- Vitis (24)
- モデルベース開発 (20)
- Versal (20)
- Vitis AI (20)
- 電源 (19)
- アナログ回路 (18)
- SystemVerilog (18)
- Simulink (16)
- SSD (15)
- サーバ/ストレージ (13)
- IoT (10)
- Nexperia (10)
- 受付中 (9)
- GPU (9)
- アサーション (8)
- 5G (7)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- So-One (5)
- SiTime (5)
- Verilog (5)
- 【シリーズ】VHDL初級編 (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- イーサネット (3)
- マイコン (3)
- PCIe (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- Questa Lint (3)
- MaxLinear (3)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)