FPGA
新しい順 | 古い順
【3/5開催】コードカバレッジ機能活用のすすめ ウェビナー
【2/27開催＊特別無償開催＊】ModelSimウェビナー～バッチ実行編～
【2/26開催】「桁違いなシミュレーションの高速化」～テストベンチとS2C社プロトタイプボードで実現する５つのポイント～
【2/20開催＊特別無償開催＊】ModelSimウェビナー～一連の操作を学ぶ入門編～
【2/14開催】【なぜFPGAでAI実装しない？】皆の誤解を解いて真実を知れば簡単実装できます
Vivado® ML Editionで表示されるメッセージについて 【第1回】
【2/13開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
【2/6開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【1/31開催】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー
【1/30開催】FPGA高位合成／検証手法がもたらす革新的な４つのメリット～高位合成で実現するC/C++からの効率的FPGA開発技法と具体的アプローチ～
【1/22開催】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【1/15開催】FPGA設計におけるリビジョン管理システムの活用
【12/19開催】今すぐ始められるFPGA設計資産再利用化の策 6選
【12/18開催】書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術 〜FPGAの品質を左右する全集中の記述にはツールが不可欠〜「Questa Lint紹介ウェビナー」
【12/12開催＊保守中ユーザー様限定＊】Questa Base / Coreトレーニングウェビナー ～新デバッグ機能Visualizer編～
【12/5 PM開催＊保守中ユーザー様限定＊】ModelSimウェビナー～コードカバレッジ編～
【12/5 AM開催＊保守中ユーザー様限定＊】ModelSimウェビナー～一連の操作を学ぶ入門編～
【12/4開催】部品の製造中止にともなう改版設計のポイント ～3つの不具合原因と2つの対策～
【11/20開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
最近の記事
タグ
- FPGA (218)
- 設計 (145)
- 検証 (79)
- Vivado (71)
- ModelSim (41)
- 半導体 (40)
- AI (37)
- 受付終了 (35)
- メモリ (25)
- Micron (25)
- Vitis (22)
- MPSoC (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (14)
- SSD (13)
- サーバ/ストレージ (11)
- 電源 (10)
- SystemVerilog (10)
- アナログ回路 (9)
- 受付中 (9)
- Nexperia (9)
- GPU (8)
- アサーション (7)
- VoIP (7)
- MPS (7)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- Questa Lint (2)
- MaxLinear (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- プライベートネットワーク (1)