【7/22開催・無料】RTLコーディングマナー~RTL設計初心者に贈るコーディングマナー集~
ウェビナー 主にRTL設計初心者を対象とし、RTL記述の際のコーディングマナーを解説します。マナーですので、守らなくても、動くコードは書...
ウェビナー 主にRTL設計初心者を対象とし、RTL記述の際のコーディングマナーを解説します。マナーですので、守らなくても、動くコードは書...
ウェビナー IoTは多くの産業・社会で期待されてきましたが、当初の期待ほどには普及が進んでいません。 センサ性能、通信方式、クラウド活用...
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか?設計プロジェクトの工...
ウェビナー 今回は「結局FPGAってなんなの? ~初学者のための第一歩~」の続きとなるウェビナーを開催いたします。 6月18日開催の「結...
ウェビナー EMC対策設計ウェビナーシリーズ第2回は、「波形整合を理解し、EMC対策の実践力を養う」をテーマにお届けします。 本ウェビナ...
ウェビナー RS-485、CANなどしか選択肢がなかった時代に設計されたシステムが、今なお産業機器の現場を支えています。 一方で、センサ...
ウェビナー FIFOは構成要素を理解し組み合わせることで、簡単に実現できるとともに、有用な設計要素といえます。 第1回では、書き込み側と...
ウェビナー Questa BaseはQuestaシミュレータのエントリーモデルであり、販売が終了しているModelSim の後継となる論...
ウェビナー マイコンのEOL通知を受けた時、多くの方が代替マイコンへの置き換えを検討されると思います。 RTL(Verilog/VHDL...
ウェビナー FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー 関連TECHブログ これまでにいろいろな視点でFPGA設...
ウェビナー よくある「FPGAとは」は、“Field Programmable Gate Arrayの略で、LUTが……”といった内容が...
ウェビナー 残されているドキュメントが少ない/全く無い 設計資産がRTLのみ 可読性の低いRTL 設計資産の不具合が取り切れていない 設...
ウェビナー 電源設計は経験依存になりやすく、若手や経験の浅い設計者にとってハードルの高い領域です。 特に、 「周辺部品の定数をどれくらい...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
ウェビナー マイコンのEOL通知を受けた時、多くの方が代替マイコンへの置き換えを検討されると思います。しかし、実はもう一つの魅力的な選択...
ェビナー 「人を増やせない時代、設計の生産性はどう高めるべきか。」 RTL設計資産の活用が鍵となる一方で、実際には再利用が進んでいないの...
ウェビナー FPGAの大規模化は継続的に進み、また搭載する機能の複雑化により、重大な問題の市場流出が後を絶ちません。「FPGAはフィール...
ウェビナー 最新のAMD社FPGAコスト重視ファミリーについて参考価格情報も含めて紹介させていただきます。ソフトCPUを用いた長期供給ソ...
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか?設計プロジェクトの工...
ウェビナー FPGA設計フローの中で、論理合成やシミュレーション、配置配線よりずっと手前の段階、RTLを記述した瞬間に設計品質は決まって...