2023年01月
新しい順 | 古い順
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（5）～Dockerコンテナを使用し機械学習プロト環境を作る～【GPUSOROBANのベアメタルの導入編】
IBERTデザインの使用方法 【第2回】
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
Vivado® ML Editionで表示されるメッセージについて 【第2回】
【7/17開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【7/16開催・無料ウェビナー】知っていると楽しい半導体設計の世界＜前編＞〜半導体設計者のためのRTL設計の歴史と進化〜
【7/11開催・無料ウェビナー】RISC-V最前線：RISC-VデザインセンターとC2RTL高位設計メソドロジーによるRISC-Vアクセラレータ開発
【7/10開催・無料】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー
【7/9開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
【6/26開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
【6/25開催・無料ウェビナー】結局FPGAってなんなの？ ～初学者のための第一歩～
【6/24開催・無料】「FPGA置換で絶対失敗しない電源設計」ウェビナー
【6/18開催・無料】FPGA置き換えソリューションウェビナー
【6/11開催・参加無料】PALTEK Tech Day 2025
【6/5開催】書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術 〜FPGAの品質を左右する全集中の記述にはツールが不可欠〜「Questa Lint紹介ウェビナー」
最近の記事
タグ
- FPGA (227)
- 設計 (156)
- 検証 (80)
- Vivado (70)
- 受付終了 (43)
- AI (41)
- ModelSim (40)
- 半導体 (39)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (15)
- SSD (13)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- Nexperia (9)
- GPU (8)
- IoT (7)
- アナログ回路 (7)
- アサーション (7)
- 受付中 (7)
- VoIP (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 電源 (4)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)
- SVA (1)