FPGA
新しい順 | 古い順
IBERTデザインの使用方法 【第2回】
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
Vivado® ML Editionで表示されるメッセージについて 【第2回】
【5/28開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
【5/21開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【5/20開催・無料】EOLマイコンの救世主！ルネサス製プロセッサIPを活用したFPGA置き換えソリューション
【5/19開催・無料】RTL設計資産の有効活用 ～HDL開発支援ツール 「Sigasi Visual HDL」ご紹介〜
【5/14開催・無料】マネジメント向け特別ウェビナー FPGA開発プロセスの曲がり角～組織として対応能力をどう成熟させるか～
【5/13開催・無料】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー
【5/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
【4/21開催・無料】「Questa Lint紹介ウェビナー」～書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術～
【4/15開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第1回
【4/9開催・無料】桁違いなシミュレーション高速化ソリューション紹介ウェビナー
【3/12開催＊保守中ユーザー様限定＊】アサーションベース検証実践ウェビナー
【3/5開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～
【3/18開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー④～アサーション編～
【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
【3/3開催・無料】FPGA設計への生成AI活用の第一歩 ～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～
【2/26PM開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
最近の記事
タグ
- FPGA (231)
- 設計 (167)
- 検証 (82)
- Vivado (75)
- 半導体 (44)
- ModelSim (44)
- 受付終了 (42)
- AI (38)
- メモリ (30)
- Micron (28)
- MPSoC (26)
- Vitis (23)
- Vitis AI (20)
- モデルベース開発 (19)
- Versal (19)
- QuestaSim (19)
- Simulink (16)
- 電源 (15)
- SSD (14)
- SystemVerilog (14)
- アナログ回路 (13)
- サーバ/ストレージ (12)
- Nexperia (10)
- IoT (9)
- 受付中 (9)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- アサーション (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- MaxLinear (3)
- イーサネット (2)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- Questa Lint (2)
- EOL (1)
- CPUボード (1)