【FPGAテストベンチ/検証ノウハウ】シミュレーション豆知識 ～ 任意の信号をバス信号にしてみる ～
皆さん、こんにちは。 シミュレーションをしていて波形の表示をわかりやすくしたいと思ったことはありませんか？ ModelSim®やViva...
MPS電源デバイスの書き込み【第1回】～書き込み手順編～
皆さん、こんにちは。既存の電源デバイスでは、電源の投入順や必要な電圧、基板サイズの小型化、部品数の削減などが実現できない場合があります。...
【FPGAテストベンチ/検証ノウハウ】シミュレーション豆知識 ～ 波形をアナログ表示にしてみる ～
皆さん、こんにちは。 シミュレーションをしていて波形の表示をわかりやすくしたいと思ったことはありませんか？ ModelSim®やViva...
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（6）～Dockerコンテナを使用し機械学習プロト環境を作る～【クラウドでリアルタイム顔検出編】
皆さん、こんにちは。 本ブログは最新の GPU が使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Dock...
【Vivado®で使用するXDCファイルの基本的な記述例】第5回 XDCファイルの基本的な記述について
このブログでは、Vivado® ML EditionsおよびVivado® design Suiteで使用する、「XDCファイル」の基本...
メモリ基本講座【番外編】「NVMe GEN4 SSD 7450」のパフォーマンスを評価してみた【第2回】
本ブログは、2部構成でMicron社の最新SSDである「NVMe Gen4 SSD 7450」のSSD単体とRAID5、RAID10の構...
【カメラシステム開発者必見】ティアフォー製のC1カメラがWindows 環境/Linux環境に接続できるGMSL2-USB3変換キットについて調べてみた
皆さん、こんにちは。 株式会社ティアフォー（以下TIER Ⅳ）が昨年リリースしたロボット、モビリティに最適な車載品質HDRカメラ「C1カ...
メモリ基本講座【番外編】「NVMe GEN4 SSD 7450」のパフォーマンスを評価してみた【第1回】
本ブログは、2部構成でMicron社の最新SSDである「NVMe Gen4 SSD 7450」のSSD単体とRAID5、RAID10の構...
Vitis™ AI 3.0がリリース！YOLOv5にも対応！アップデート内容をご紹介！
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 「Vitis™ AI 3.0リリース！YOLOv5にも対応！アップデート...
Vitis™ AIを用いて、オープンソースのYOLOをKria™ KV260上で動かしてみた
皆さまこんにちは！TEPPE-AIです！大変ご無沙汰しております。 今回のタイトルはこちら！「Vitis™ AIを用いて、オープンソース...
RTP/RTCPとは？【第2回】RTP/RTCPパケットにはどんな情報が含まれているか
みなさん、こんにちは。 第1回 では、RTP/RTCPの概要についてお話しました。 今回は第2回目として「RTP/RTCPパケットにはど...
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
企業様向けプライベートウェビナー 「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまと...
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
有償ウェビナー 仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～ 部署ご...
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
企業様向けプライベートウェビナー FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～ LS...
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
皆さんこんにちは。 FPGAなどを使用する際にDDRメモリも組み合わせて使用することはございますか。 そのような場合、ロジックを組み立て...
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（5）～Dockerコンテナを使用し機械学習プロト環境を作る～【GPUSOROBANのベアメタルの導入編】
皆さん、こんにちは。 本ブログは最新のGPUが使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Docker...
IBERTデザインの使用方法 【第2回】
皆さん、こんにちは。 Vivado® ML Editionにはトランシーバを評価するためのIBERT(Integrated Bit Er...
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
目次 はじめに アルゴリズムのRTL実装 高位でビット精度の型を使うことが鍵 ACデータタイプの活用 HLS LIBSの活用 ビット精度...
Vivado® ML Editionで表示されるメッセージについて 【第2回】
今回は、前回ブログの続きで、Vivado® ML Editionで表示されるメッセージについて記載します。 Vivado® ML Edi...
【10/29開催】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
有償ウェビナー FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～ LSIの高機能化にとも...
最近の記事
タグ
- FPGA (231)
- 設計 (159)
- 検証 (81)
- Vivado (71)
- 半導体 (44)
- 受付終了 (43)
- ModelSim (42)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (25)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- QuestaSim (18)
- Simulink (16)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- SystemVerilog (11)
- 受付中 (10)
- アナログ回路 (9)
- Nexperia (9)
- アサーション (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- CPUボード (1)
- PCIe (1)
- セキュリティ (1)
- ジッタバッファ (1)