「Micron NVMe™ Gen5 SSD 9550」パフォーマンス評価：Gen4環境で見るGen5 SSDの実力【後編】
Gen5 SSDは、Gen4環境でも本当に差を出せるのか—— 本記事では、Micron NVMe Gen5 SSD 9550と前世代の9...
Visualizerを1コマンドで実行する！便利なqrunコマンド
QuestaSimでシミュレーションを実行する際、コンパイル・オプティマイズ・シミュレーションを個別に実行していませんか？ Questa...
【回路設計ヒント】どうする？FPGAの端子アサイン ～トランシーバー（高速シリアル）編～
FPGAのトランシーバー（高速シリアル）を使う際、リファレンスクロックやPch/Nchの接続を工夫することで、基板設計の最適化を行うこと...
実務に役立つ！Versal™ マルチブート・フォールバックの基本と検証
この記事でわかること Versal のマルチブート機能の仕組みと、SD カード・QSPI フラッシュそれぞれでのブートイメージ切り替え方...
高い抽象度によるテスト環境の構築（Design and Verification LANDSCAPE 2025 Vol-1）
FPGAプロジェクトにおける機能検証の最大の課題は「充分なテストの作成」であるという調査結果があります。 本記事では、テストベンチやテス...
【Verilog-HDL基礎編 Part.1】モジュール宣言・端子宣言の書き方をわかりやすく解説
皆さんこんにちは。 この記事では、代表的なハードウェア言語の1つであるVerilog-HDLの基本的な記述方法について、数回に分けてご紹...
PetaLinuxへのユーザーアプリの実装方法
本記事では、AMD社のZynq™ UltraScale+™ MPSoC のPetaLinuxにユーザーアプリを実装する方法を、Vivad...
メモリ基本講座「LPDDR5/5Xとは何ぞや？～機能編①～」
本ブログでは、前回の概要編に続き、LPDDR5/5Xの主要な機能について、「機能編」として詳しく解説していきます。 目次 LPDDR5の...
【回路設計ヒント】どうする？FPGAの端子アサイン ～インタフェース編～
皆さん、こんにちは。FPGAの端子アサインはどうやって決めていますか？ FPGA設計者が主体で決めている、回路 （基板）設計者が主体で決...
失敗しない！Versal™ リモートアップデート完全解説
皆さま、こんにちは！ 以前 Zynq™ UltraScale+™ MPSoC でのリモートアップデートについてご紹介しましたが、今回は、...
AMD社7シリーズ FPGA 設計における DRAM 転送効率の最適化ガイド：MIG とアドレスマッピングの選択
FPGA 設計において FPGA ～ DRAM 間の転送効率が期待値を大幅に下回ってしまった経験はありませんか？ その大きな要因の一つが...
理想ダイオードで電源OR回路のバックアップ電池寿命を延ばす方法～超低VF特性による電圧降下の低減～
バックアップ電池（オンボード電池）を使用した電源OR回路では、ショットキーダイオードによる電圧降下が電池寿命に大きく影響を及ぼします。本...
メモリ基本講座「LPDDR5/5Xとは何ぞや？～概要編～」
本ブログでは、DDR（Double Data Rate）DRAMのモバイルデバイス向けに開発された低消費電力DDRメモリであるLPDDR...
PyTorchで学習したAIモデルをKV260で動かすまでの手順
みなさん、こんにちは！今回は、AMD社が提供しているVitis AI Tutorialをベースに、PyTorchでMNIST（手書き数字...
FPGA開発におけるデバッグ効率化！ECO（Engineering Change Order）の活用術
Vivado™ でFPGAの開発において、デザインの一部分のみを変更してデバッグを行いたい場合、「デザイン変更をして、実機確認を行うまで...
FPGAの基礎から応用まで：初学者のための完全ガイド
「FPGA」という言葉を聞いたことがある方も多いでしょう。エンジニアの方であれば一度は耳にしたことがあるかもしれませんが、「実際のところ...
「Micron NVMe™ Gen5 SSD 9550」パフォーマンス評価：Gen4環境で見るGen5 SSDの実力【前編】
本ブログでは、Micron社の最新エンタープライズ向けハイエンドSSDである「Micron NVMe™ Gen5 SSD 9550」のパ...
実務に役立つ！Zynq™ UltraScale+™ MPSoC マルチブート・フォールバックの基本と検証
皆さま、こんにちは！ Zynq™ UltraScale+™ MPSoC でブートを行う際、以下のようなことができれば便利だと思いませんか...
Zynq™ UltraScale+™ MPSoC リモートアップデートについて
みなさま、こんにちは。以下のような状況をイメージしてみてください。 「遠隔地で運用しているFPGAで不具合が発生している」 「ブートデバ...
設計と検証に関する生成AI / LLM活用の議論（Design and Verification LANDSCAPE 2024-Vol2）
目次 はじめに モデレータとパネリスト 生成AI/LLMがもたらす課題と機会 生成されたコードの正当性 会場からの質問 まとめ 参考文献...
最近の記事
タグ
- FPGA (236)
- 設計 (170)
- 検証 (87)
- Vivado (77)
- 半導体 (45)
- ModelSim (45)
- 受付終了 (43)
- AI (39)
- メモリ (31)
- Micron (29)
- MPSoC (28)
- Vitis (24)
- Versal (20)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- SystemVerilog (17)
- Simulink (16)
- 電源 (15)
- SSD (15)
- サーバ/ストレージ (13)
- アナログ回路 (12)
- Nexperia (10)
- IoT (9)
- アサーション (8)
- 受付中 (8)
- GPU (8)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- So-One (5)
- SiTime (5)
- Verilog (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- イーサネット (3)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- Questa Lint (3)
- MaxLinear (3)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- EOL (1)