メモリ基本講座「LPDDR5/5Xとは何ぞや？～機能編①～」
本ブログでは、前回の概要編に続き、LPDDR5/5Xの主要な機能について、「機能編」として詳しく解説していきます。 目次 LPDDR5の...
【回路設計ヒント】どうする？FPGAの端子アサイン ～インタフェース編～
皆さん、こんにちは。FPGAの端子アサインはどうやって決めていますか？ FPGA設計者が主体で決めている、回路 （基板）設計者が主体で決...
失敗しない！Versal™ リモートアップデート完全解説
皆さま、こんにちは！ 以前 Zynq™ UltraScale+™ MPSoC でのリモートアップデートについてご紹介しましたが、今回は、...
AMD社7シリーズ FPGA 設計における DRAM 転送効率の最適化ガイド：MIG とアドレスマッピングの選択
FPGA 設計において FPGA ～ DRAM 間の転送効率が期待値を大幅に下回ってしまった経験はありませんか？ その大きな要因の一つが...
理想ダイオードで電源OR回路のバックアップ電池寿命を延ばす方法～超低VF特性による電圧降下の低減～
バックアップ電池（オンボード電池）を使用した電源OR回路では、ショットキーダイオードによる電圧降下が電池寿命に大きく影響を及ぼします。本...
メモリ基本講座「LPDDR5/5Xとは何ぞや？～概要編～」
本ブログでは、DDR（Double Data Rate）DRAMのモバイルデバイス向けに開発された低消費電力DDRメモリであるLPDDR...
PyTorchで学習したAIモデルをKV260で動かすまでの手順
みなさん、こんにちは！今回は、AMD社が提供しているVitis AI Tutorialをベースに、PyTorchでMNIST（手書き数字...
FPGA開発におけるデバッグ効率化！ECO（Engineering Change Order）の活用術
Vivado™ でFPGAの開発において、デザインの一部分のみを変更してデバッグを行いたい場合、「デザイン変更をして、実機確認を行うまで...
FPGAの基礎から応用まで：初学者のための完全ガイド
「FPGA」という言葉を聞いたことがある方も多いでしょう。エンジニアの方であれば一度は耳にしたことがあるかもしれませんが、「実際のところ...
「Micron NVMe™ Gen5 SSD 9550」パフォーマンス評価：Gen4環境で見るGen5 SSDの実力【前編】
本ブログでは、Micron社の最新エンタープライズ向けハイエンドSSDである「Micron NVMe™ Gen5 SSD 9550」のパ...
実務に役立つ！Zynq™ UltraScale+™ MPSoC マルチブート・フォールバックの基本と検証
皆さま、こんにちは！ Zynq™ UltraScale+™ MPSoC でブートを行う際、以下のようなことができれば便利だと思いませんか...
Zynq™ UltraScale+™ MPSoC リモートアップデートについて
みなさま、こんにちは。以下のような状況をイメージしてみてください。 「遠隔地で運用しているFPGAで不具合が発生している」 「ブートデバ...
設計と検証に関する生成AI / LLM活用の議論（Design and Verification LANDSCAPE 2024-Vol2）
目次 はじめに モデレータとパネリスト 生成AI/LLMがもたらす課題と機会 生成されたコードの正当性 会場からの質問 まとめ 参考文献...
SystemVerilogにおけるレースコンディション（Design and Verification LANDSCAPE 2024-Vol1）
目次 はじめに アサインメントの基本 レースコンディションのパターン Race1: ブロッキング/ノンブロッキング アサインメントの混在...
RS-232Cからの進化：ノイズに強く長距離対応の「RS-422・RS-485」
皆さん、こんにちは。 前回のブログ では「RS-232C」について解説を行いました。構造がシンプル・安価で実装が簡単なこともあり広く普及...
Yocto ProjectによるLinuxの作成 Vol.3 ～カスタム・ボードのためのLinux作成～
PetaLinuxをお使いのみなさま、こんにちは。Yocto ProjectによるLinuxの作成方法の第3回目です。 今回はカスタム・...
【なぜFPGAでAI実装しない？】皆の誤解を解いて真実を知れば簡単実装できます
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するのは 『【なぜFPGAでAI実装しない？】皆の誤解を解いて真実を知れば簡単実装で...
PCIeを理解する～規格・構成・転送レートの基礎知識～
みなさん、こんにちは。 本ブログでは、PCI Expressについてわかりやすく解説していきます。コンピュータからサーバー、組み込み機器...
【回路設計ヒント】どうする？FPGAの端子アサイン ～ユーザーI/O編～
皆さん、こんにちは。FPGAの端子アサインはどのように決定していますか？ FPGA設計者が主体で決めている 回路（基板）設計者が主体で決...
【回路設計ヒント】どうする？FPGAの端子アサイン ～クロック専用端子編～
皆さん、こんにちは。FPGAの端子アサインはどうやって決めていますか？ FPGA設計者が主体で決めている 回路（基板）設計者が主体で決め...
最近の記事
タグ
- FPGA (233)
- 設計 (168)
- 検証 (85)
- Vivado (75)
- 半導体 (45)
- ModelSim (45)
- 受付終了 (42)
- AI (38)
- メモリ (30)
- Micron (28)
- MPSoC (25)
- Vitis (23)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- Versal (19)
- Simulink (16)
- SSD (14)
- SystemVerilog (14)
- 電源 (12)
- サーバ/ストレージ (12)
- アナログ回路 (10)
- Nexperia (10)
- 受付中 (9)
- IoT (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- アサーション (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- マイコン (4)
- Questa Lint (4)
- CDC (4)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- EOL (2)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- CPUボード (1)