業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（6）～Dockerコンテナを使用し機械学習プロト環境を作る～【クラウドでリアルタイム顔検出編】
皆さん、こんにちは。 本ブログは最新の GPU が使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Dock...
【Vivado®で使用するXDCファイルの基本的な記述例】第5回 XDCファイルの基本的な記述について
このブログでは、Vivado® ML EditionsおよびVivado® design Suiteで使用する、「XDCファイル」の基本...
メモリ基本講座【番外編】「NVMe GEN4 SSD 7450」のパフォーマンスを評価してみた【第2回】
本ブログは、2部構成でMicron社の最新SSDである「NVMe Gen4 SSD 7450」のSSD単体とRAID5、RAID10の構...
【カメラシステム開発者必見】ティアフォー製のC1カメラがWindows 環境/Linux環境に接続できるGMSL2-USB3変換キットについて調べてみた
皆さん、こんにちは。 株式会社ティアフォー（以下TIER Ⅳ）が昨年リリースしたロボット、モビリティに最適な車載品質HDRカメラ「C1カ...
メモリ基本講座【番外編】「NVMe GEN4 SSD 7450」のパフォーマンスを評価してみた【第1回】
本ブログは、2部構成でMicron社の最新SSDである「NVMe Gen4 SSD 7450」のSSD単体とRAID5、RAID10の構...
Vitis™ AI 3.0がリリース！YOLOv5にも対応！アップデート内容をご紹介！
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 「Vitis™ AI 3.0リリース！YOLOv5にも対応！アップデート...
Vitis™ AIを用いて、オープンソースのYOLOをKria™ KV260上で動かしてみた
皆さまこんにちは！TEPPE-AIです！大変ご無沙汰しております。 今回のタイトルはこちら！「Vitis™ AIを用いて、オープンソース...
RTP/RTCPとは？【第2回】RTP/RTCPパケットにはどんな情報が含まれているか
みなさん、こんにちは。 第1回 では、RTP/RTCPの概要についてお話しました。 今回は第2回目として「RTP/RTCPパケットにはど...
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
企業様向けプライベートウェビナー 「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまと...
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
有償ウェビナー 仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～ 部署ご...
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
企業様向けプライベートウェビナー FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～ LS...
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
皆さんこんにちは。 FPGAなどを使用する際にDDRメモリも組み合わせて使用することはございますか。 そのような場合、ロジックを組み立て...
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（5）～Dockerコンテナを使用し機械学習プロト環境を作る～【GPUSOROBANのベアメタルの導入編】
皆さん、こんにちは。 本ブログは最新のGPUが使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Docker...
IBERTデザインの使用方法 【第2回】
皆さん、こんにちは。 Vivado® ML Editionにはトランシーバを評価するためのIBERT(Integrated Bit Er...
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
目次 はじめに アルゴリズムのRTL実装 高位でビット精度の型を使うことが鍵 ACデータタイプの活用 HLS LIBSの活用 ビット精度...
Vivado® ML Editionで表示されるメッセージについて 【第2回】
今回は、前回ブログの続きで、Vivado® ML Editionで表示されるメッセージについて記載します。 Vivado® ML Edi...
【9/4開催・無料】回路設計者が知って得する！検図の効率化／基板設計者とのコミュニケーション改善〜CiCAM Gravityの活用〜
ウェビナー プリント基板設計における検図作業の負担は、回路設計者にとって大きな課題です。特に、目視検図のミスや設計者間の認識のズレは、設...
【9/3開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったコードカバレッジを有効にしたシミュレーションの...
【8/28開催】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
有償ウェビナー 仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～ 部署ご...
【8/27開催・無料】「FPGA設計をリユース／リデュース／リサイクル」 ～HDL Designer 紹介ウェビナー～
ウェビナー 残されているドキュメントが少ない／全く無い 設計資産がRTLのみ 可読性の低いRTL 設計資産の不具合が取り切れていない 設...
最近の記事
タグ
- FPGA (225)
- 設計 (153)
- 検証 (75)
- Vivado (70)
- 半導体 (42)
- AI (41)
- ModelSim (39)
- 受付終了 (38)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (16)
- SSD (13)
- 電源 (11)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- 受付中 (10)
- アナログ回路 (9)
- Nexperia (9)
- アサーション (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)