メモリ基本講座「NVMe とは何ぞや」
メモリ基本講座「NAND応用製品 (eMMC & SSD)」 で、SSDをほんの少し紹介しました。このSSDですが、実はいろいろと種類が...
【2/17開催】【脱！目視検査】外観検査装置による過検出問題解決AIウェビナー
ウェビナー 【脱！目視検査】外観検査装置による過検出問題解決AIウェビナー こんな方にお勧めです！ 外観検査装置の過検出による目視確認を...
FPGAの置換（Spartan®-6 FPGA ファミリ）第1回（置換可能なデバイス選定：ロジックリソース編）
世界的な半導体の供給不足等で設計開発に影響が出ています。 ザイリンクス社でも、Spartan®-6 FPGA ファミリの入手が困難になっ...
【Microchipマイコンで便利に】MPLAB®を使ってMP3を流す！【デモ動画あり】
はじめに こんにちは マイコン開発をされている方で以下のようなお困りごとはありませんか？ ・マイコンを使用している製品の付加価値を高めた...
モデルベースデザイン(MBD)を活用したOFDM方式ソフトウェア無線(SDR)のRFSoC実装
― 文：MathWorks Japan シニアアプリケーションエンジニア 中村 勝氏 本ブログでは、ソフトウェア無線機の開発を大幅に加速...
検証資産の再利用 – Verification IP（Design and Verification LANDSCAPE 2021-Vol2）
Design and Verification Landscapeの2021年Vol1 ではアサーションの再利用について解説を行なった。...
Xilinx社Zynq® UltraScale+™ MPSoCに複数のDPUコアを実装し各々のDPUコア上で異なるVitis™ AI Model Zooを動かしてみた
皆さまこんにちは！TEPPE-AIです！ So-Oneモジュールの記事第4弾です！ 朝晩めっきり冷えてきましたね。 私の地元でもある新潟...
Vivado®2020.2 MPSoCプロジェクト修復の一例
開発中のVivado® MPSoCプロジェクトが破損してしまい、通常1時間で終わるコンパイルがいつまで経っても終わらなかったことはありま...
【新人ブログ ミンガラバー】VHDL初級編 part.4 ～階層設計～
ミンガラバー（Mingalaba）！ 皆さんこんにちは！シーです。 VHDL初級編もpart.4となりました。今回の項目は「階層設計」で...
【ModelSim®使用方法】結果波形の比較方法
このブログは「FPGA設計ブログ一覧」の2. シミュレーションのひとつです。 みなさんこんにちは！ FPGAなどの論理設計は順調に進んで...
【Versal™ACAP】機能紹介 NoC Simulation編
みなさんこんにちは。 前回はVivado® 上にてNoCのSimulationを行う準備をお見せしました。 【Versal™ ACAP】...
DCモータモデルをSimulink®で作ってみた
このTECHブログでは、自動車業界で普及してきているモデルベース開発を用いて、DCモータの評価を行うことができるモデルを作成します。 こ...
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 (VHDL編)
今回はTEXTIOを使用してテストベンチについて説明します。VHDLではTEXTIOは少々使いにくいところもありますが、工夫次第では便利...
Zynq® UltraScale+™ MPSoCにおける U-bootを使ってeMMCデバイスを書き込む方法（TFTP編）
このブログは「FPGA設計ブログ一覧」の5. プログラミング（FPGAへの書き込み）のひとつです。 目次 はじめに 必要機材 TFTPサ...
【Versal™ACAP】機能紹介 NoC編(2)
みなさんこんにちは。 前回 はVersal™ACAPの機能であるNoC(Network on Chip)の概要について説明しました。 今...
簡単に始めるFPGA電源見積と電源選定
皆さんこんにちは。 今回、FPGAの電源ICの選定における電力見積もりのアプローチについて紹介します。 電力見積もりのアプローチはさまざ...
MathWorks社のApp Designerでアプリを作ってみた【第2回】「2つのアプリを連携させてみた」
今回のTECHブログは、MathWorks社のApp Designerというアプリ開発環境を使用して便利アプリを開発するシリーズの第2回...
【回路設計ヒント】FPGAの端子と回路図の接続信号との確認方法
みなさんこんにちは 回路でFPGAの配線接続の確認はどのように行っていますか。オーソドックスな方法ですと、印刷をした回路図と端子表を用意...
【新人ブログ ミンガラバー】VHDL初級編 part.3 ～順序回路～
ミンガラバー（Mingalaba）！ 皆さんこんにちは！シーです。 VHDL初級編もpart.3となり、少しずつ難しくなりますが、頑張っ...
【FPGAテストベンチ/検証ノウハウ】テストベンチによるクロック信号/リセット信号の生成（Verilog編）
第1回目は、一度作成しておくと汎用的に再利用が可能なテストベンチでクロック信号やリセット信号を生成する方法（Verilog編）を紹介しま...
最近の記事
タグ
- FPGA (232)
- 設計 (160)
- 検証 (81)
- Vivado (71)
- 半導体 (44)
- 受付終了 (44)
- ModelSim (42)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (25)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- QuestaSim (18)
- Simulink (16)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- SystemVerilog (11)
- 受付中 (10)
- アナログ回路 (9)
- Nexperia (9)
- アサーション (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- CPUボード (1)
- PCIe (1)
- セキュリティ (1)
- ジッタバッファ (1)