OCXOおよびTCXOにおける経年変化について
寄稿：SiTime Corporation 目次 1.はじめに 2.経年変化の理論とは 2.1.水晶振動子とは 2.2.MEMS共振器 ...
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<実装編>
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 「Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX...
ModelSimの使い方～補足3 波形検索機能編～
ModelSim/QuestaSimではいろいろな波形検索機能があります。本ブログでは波形検索機能について紹介します。 本シリーズは3回...
ModelSimの使い方～補足2 波形ウインド分割の変更編～
ModelSim/QuestaSimでは波形ウインドを分割することができ、これをWindow Pane(ウインド ペイン)と呼びます。 ...
ModelSimの使い方～補足1 波形保存指定と波形表示カラー設定編～
ModelSim/QuestaSimではシミュレーション実行前に波形保存指定が必要になります。波形保存指定には複数のコマンドやコマンドオ...
【USB vs Thunderbolt™】データ渦の時代を生き抜く最新インタフェース事情
みなさん、こんにちは。テクノロジーの進化とともに、私たちの生活をとりまく"データ"は加速度的に増え続けています。大量のデータから価値ある...
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<準備編>
皆さまこんにちは！TEPPE-AIです！大変ご無沙汰しております。 今回ご紹介するものは 「Vitis™ AIを用いたPyTorchモデ...
シリアル通信「RS-232C」とは？
みなさん、「RS-232C」という言葉を聞いたことがありますか？一度はどこかで聞いたことがあるのではないでしょうか。電気屋さんのケーブル...
ネットワークアナライザ Wiresharkを使った音声RTPの再生について
みなさん、こんにちは。本ブログでは、ネットワークアナライザ Wiresharkを使った音声RTPの再生について記載します。 以前のブログ...
SystemVerilogの基礎知識（検証編）【その３：関数past、onehot / onehot0】
みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...
SystemVerilogの基礎知識（検証編）【その２：関数rose・fell・stable】
みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...
【11/5開催・無料】FPGA設計におけるリビジョン管理システムの活用
ウェビナー 今年1月に開催し、大変ご好評をいただきましたセミナー「FPGA設計におけるリビジョン管理システムの活用」につきまして、多くの...
【11/12開催・無料】知っていると楽しい半導体設計の世界＜後編＞〜半導体設計者のためのRTL設計の歴史と進化〜
ウェビナー 半導体設計者の新人社員、初心者に向けた半導体設計雑学ウェビナーの後編になります。 本ウェビナーは前編の基本的な半導体開発設計...
【11/13開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
ウェビナー 「初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～」ウェビナーを開講いたします。 当ウェビナ...
【11/14AM開催・無料】「エッジからセキュリティまで：組込み技術のビジネス活用ウェビナー」― AMD最新デバイス × Embedded+ × 暗号化最新技術で描く未来像 ―
ウェビナー 「エッジからセキュリティまで」をテーマに、AMD最新デバイス、Embedded+プラットフォーム、そして最先端の暗号化技術の...
【11/19開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
ウェビナー QuestaエントリーモデルでありModelSim DE上位機種となるQuesta Baseがリリースされました。 シミュレ...
環境にやさしい小型機器への一歩：エナジーハーベストシステムの構築に役立つ電源ICとは？
低コストで適度な寿命を持つことから、依然としてIoTセンサ、リモコン、玩具などの小型機器には乾電池が広く使用されています。しかし乾電池の...
【11/26開催・無料】「Questa Lint紹介ウェビナー」～書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術～
ウェビナー FPGA設計フローの中で、論理合成やシミュレーション、配置配線よりずっと手前の段階、RTLを記述した瞬間に設計品質は決まって...
クラウドサーバ×オンプレサーバで大容量データを賢くバックアップ
大容量データのバックアップにおける課題 現代のビジネス環境では、データは企業の重要な資産となっており、データのバックアップは絶対に欠かせ...
【12/10開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
最近の記事
タグ
- FPGA (231)
- 設計 (159)
- 検証 (81)
- Vivado (71)
- 半導体 (44)
- 受付終了 (43)
- ModelSim (42)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (25)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- QuestaSim (18)
- Simulink (16)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- SystemVerilog (11)
- 受付中 (10)
- アナログ回路 (9)
- Nexperia (9)
- アサーション (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- CPUボード (1)
- PCIe (1)
- セキュリティ (1)
- ジッタバッファ (1)