安定した通話を実現するVoIPの音声品質とジッタバッファ
みなさん、こんにちは。インターネットの普及に伴い、従来の固定電話に代わる通信手段としてVoIP（Voice over Internet ...
ModelSim/QuestaSim シミュレーションバッチ実行のすすめ
皆さんはModelSim/QuestaSimで機能検証をする場合にどのように実行されていますか？最も簡単な実行方法はGUIを使い対話形式...
OCXOおよびTCXOにおける経年変化について
寄稿：SiTime Corporation 目次 1.はじめに 2.経年変化の理論とは 2.1.水晶振動子とは 2.2.MEMS共振器 ...
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<実装編>
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 「Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX...
ModelSimの使い方～補足3 波形検索機能編～
ModelSim/QuestaSimではいろいろな波形検索機能があります。本ブログでは波形検索機能について紹介します。 本シリーズは3回...
ModelSimの使い方～補足2 波形ウインド分割の変更編～
ModelSim/QuestaSimでは波形ウインドを分割することができ、これをWindow Pane(ウインド ペイン)と呼びます。 ...
ModelSimの使い方～補足1 波形保存指定と波形表示カラー設定編～
ModelSim/QuestaSimではシミュレーション実行前に波形保存指定が必要になります。波形保存指定には複数のコマンドやコマンドオ...
【USB vs Thunderbolt™】データ渦の時代を生き抜く最新インタフェース事情
みなさん、こんにちは。テクノロジーの進化とともに、私たちの生活をとりまく"データ"は加速度的に増え続けています。大量のデータから価値ある...
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<準備編>
皆さまこんにちは！TEPPE-AIです！大変ご無沙汰しております。 今回ご紹介するものは 「Vitis™ AIを用いたPyTorchモデ...
シリアル通信「RS-232C」とは？
みなさん、「RS-232C」という言葉を聞いたことがありますか？一度はどこかで聞いたことがあるのではないでしょうか。電気屋さんのケーブル...
ネットワークアナライザ Wiresharkを使った音声RTPの再生について
みなさん、こんにちは。本ブログでは、ネットワークアナライザ Wiresharkを使った音声RTPの再生について記載します。 以前のブログ...
SystemVerilogの基礎知識（検証編）【その３：関数past、onehot / onehot0】
みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...
SystemVerilogの基礎知識（検証編）【その２：関数rose・fell・stable】
みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...
環境にやさしい小型機器への一歩：エナジーハーベストシステムの構築に役立つ電源ICとは？
低コストで適度な寿命を持つことから、依然としてIoTセンサ、リモコン、玩具などの小型機器には乾電池が広く使用されています。しかし乾電池の...
クラウドサーバ×オンプレサーバで大容量データを賢くバックアップ
大容量データのバックアップにおける課題 現代のビジネス環境では、データは企業の重要な資産となっており、データのバックアップは絶対に欠かせ...
【2/19開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
【2/25開催・無料】AXI検証自動化ソリューション紹介ウェビナー ～AXIバスの課題を永続的に解決する検証環境／ノウハウをご提供～
ウェビナー AXIバスは、アドレス、データ、レスポンスが分離された複雑なプロトコルです。 検証の観点として、 先行リクエスト発行、レスポ...
【2/26AM開催・無料】知っていると楽しい半導体設計の世界＜後編＞〜半導体設計者のためのRTL設計の歴史と進化〜
ウェビナー 昨年11月12日に開催を予定しておりましたウェビナーにつきまして、開催当日にやむを得ない事情により中止することとなり、ご参加...
【2/26PM開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
【3/3開催・無料】FPGA設計への生成AI活用の第一歩 ～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～
ウェビナー 生成AIを活用した業務効率化が様々な分野で進んでいますが、FPGA設計の分野では活用が進んでいないのが現状です。安心して生成...
最近の記事
タグ
- FPGA (234)
- 設計 (166)
- 検証 (85)
- Vivado (72)
- ModelSim (46)
- 受付終了 (44)
- 半導体 (43)
- AI (39)
- メモリ (26)
- Micron (26)
- MPSoC (24)
- Vitis (22)
- Vitis AI (20)
- モデルベース開発 (19)
- QuestaSim (19)
- Versal (18)
- Simulink (16)
- SSD (14)
- SystemVerilog (13)
- サーバ/ストレージ (12)
- 電源 (11)
- 受付中 (11)
- アナログ回路 (10)
- Nexperia (9)
- IoT (8)
- アサーション (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- CDC (4)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- Questa Lint (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)