【Vivado®で使用するXDCファイルの基本的な記述例】第5回 XDCファイルの基本的な記述について
このブログでは、Vivado® ML EditionsおよびVivado® design Suiteで使用する、「XDCファイル」の基本...
メモリ基本講座【番外編】「NVMe GEN4 SSD 7450」のパフォーマンスを評価してみた【第2回】
本ブログは、2部構成でMicron社の最新SSDである「NVMe Gen4 SSD 7450」のSSD単体とRAID5、RAID10の構...
【カメラシステム開発者必見】ティアフォー製のC1カメラがWindows 環境/Linux環境に接続できるGMSL2-USB3変換キットについて調べてみた
皆さん、こんにちは。 株式会社ティアフォー（以下TIER Ⅳ）が昨年リリースしたロボット、モビリティに最適な車載品質HDRカメラ「C1カ...
メモリ基本講座【番外編】「NVMe GEN4 SSD 7450」のパフォーマンスを評価してみた【第1回】
本ブログは、2部構成でMicron社の最新SSDである「NVMe Gen4 SSD 7450」のSSD単体とRAID5、RAID10の構...
Vitis™ AI 3.0がリリース！YOLOv5にも対応！アップデート内容をご紹介！
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 「Vitis™ AI 3.0リリース！YOLOv5にも対応！アップデート...
Vitis™ AIを用いて、オープンソースのYOLOをKria™ KV260上で動かしてみた
皆さまこんにちは！TEPPE-AIです！大変ご無沙汰しております。 今回のタイトルはこちら！「Vitis™ AIを用いて、オープンソース...
RTP/RTCPとは？【第2回】RTP/RTCPパケットにはどんな情報が含まれているか
みなさん、こんにちは。 第1回 では、RTP/RTCPの概要についてお話しました。 今回は第2回目として「RTP/RTCPパケットにはど...
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
企業様向けプライベートウェビナー 「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまと...
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
有償ウェビナー 仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～ 部署ご...
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
企業様向けプライベートウェビナー FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～ LS...
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
有償ウェビナー FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～ LSIの高機能化にとも...
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
皆さんこんにちは。 FPGAなどを使用する際にDDRメモリも組み合わせて使用することはございますか。 そのような場合、ロジックを組み立て...
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（5）～Dockerコンテナを使用し機械学習プロト環境を作る～【GPUSOROBANのベアメタルの導入編】
皆さん、こんにちは。 本ブログは最新のGPUが使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Docker...
IBERTデザインの使用方法 【第2回】
皆さん、こんにちは。 Vivado® ML Editionにはトランシーバを評価するためのIBERT(Integrated Bit Er...
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
目次 はじめに アルゴリズムのRTL実装 高位でビット精度の型を使うことが鍵 ACデータタイプの活用 HLS LIBSの活用 ビット精度...
【8/20開催・無料】AMD社Zynq適応型SoCの真価 ～実際の使用例とその可能性～
ウェビナー このウェビナーで学べること AMD FPGAの最新製品およびZynq適応型SoCの概要 Zynq適応型SoCを活用した画像処...
Vivado® ML Editionで表示されるメッセージについて 【第2回】
今回は、前回ブログの続きで、Vivado® ML Editionで表示されるメッセージについて記載します。 Vivado® ML Edi...
【8/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～VHDL編～
ウェビナー 「Verilog_SystemVerilog編」開催後、多くの方々からご要望をいただき、「初心者のためのテストベンチ記述 ～...
【7/30開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
【7/23開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
最近の記事
タグ
- FPGA (248)
- 設計 (183)
- 検証 (93)
- Vivado (77)
- 受付終了 (53)
- ModelSim (47)
- 半導体 (45)
- AI (39)
- メモリ (31)
- Micron (29)
- MPSoC (28)
- Vitis (24)
- QuestaSim (23)
- モデルベース開発 (20)
- Versal (20)
- Vitis AI (20)
- SystemVerilog (17)
- Simulink (16)
- 電源 (15)
- SSD (15)
- アナログ回路 (14)
- サーバ/ストレージ (13)
- IoT (10)
- 受付中 (10)
- Nexperia (10)
- アサーション (8)
- GPU (8)
- 5G (7)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- So-One (5)
- SiTime (5)
- Verilog (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- イーサネット (3)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- Questa Lint (3)
- MaxLinear (3)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- EOL (1)