【10/22開催・無料】「前回時間切れにつき、時間拡大版」知っていると楽しい半導体設計の世界<前編>〜半導体設計者のためのRTL設計の歴史と進化〜
ウェビナー 20代・30代の若手・中堅の半導体設計者を対象にした、ちょっとした雑学も交えた半導体設計ウェビナーです。 設計開発の技術がど...
ウェビナー 20代・30代の若手・中堅の半導体設計者を対象にした、ちょっとした雑学も交えた半導体設計ウェビナーです。 設計開発の技術がど...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
ウェビナー 本ウェビナーは、「アサーションの記述はできるが、ModelSim DE や Questa Base/Core を使ったシミュ...
有償ウェビナー 「検証戦略の検討から検証項目抽出方法までを解説」 FPGA機能検証ウェビナー ~ 10のキーワードでまとめる検証の極意 ...
ウェビナー 最新のAMD社FPGAコスト重視ファミリーについて参考価格情報も含めて紹介させていただきます。ソフトCPUを用いた長期供給ソ...
ウェビナー 関連TECHブログ 関連TECHブログ こんな方におすすめ 波形の目視確認に多くの時間を取られている方 デバッグに多大なる時...
ウェビナー 昨年10月に開催し、大変ご好評をいただきましたセミナー「AXIバス徹底解説ウェビナー」につきまして、多くのご要望にお応えし、...
ウェビナー 近年、FPGA業界、EDA業界でも、生成AIを設計に活用する試みが盛んに行われています。昨年9月に開催したウェビナーで、この...
ウェビナー プリント基板設計における検図作業の負担は、回路設計者にとって大きな課題です。特に、目視検図のミスや設計者間の認識のズレは、設...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったコードカバレッジを有効にしたシミュレーションの...
有償ウェビナー 仕様書の書き方ウェビナー~ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ~ 部署ご...
ウェビナー 残されているドキュメントが少ない/全く無い 設計資産がRTLのみ 可読性の低いRTL 設計資産の不具合が取り切れていない 設...
ウェビナー 大好評につき第5回目を開催いたします。 最新のAMD社FPGAコスト重視ファミリーについて参考価格情報も含めて紹介させていた...
ウェビナー 弊社で開催している仕様書や製品に関するウェビナーのアンケートにて設計資産の再利用に課題を抱えているとのコメントを多くいただい...
ウェビナー 今さら聞けない“COMモジュール”をゼロからわかりやすくご紹介!設計がモジュール化されると、開発スピードUP・部品の延命対応...
ウェビナー NECプラットフォームズ株主会社との共同開催ウェビナーです。 エッジAIの最先端を行く、AMD Ryzen Embedded...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
ウェビナー 20代・30代の若手・中堅の半導体設計者を対象にした、ちょっとした雑学も交えた半導体設計ウェビナーです。 設計開発の技術がど...