設計
新しい順 | 古い順
Zynq® UltraScale+™ MPSoC PetaLinux® FSBL起動時のQSPI CLOCKの変更方法
PetaLinux® FSBLを変更する方法
FPGAの検証に対するテストベンチの考察（Design and Verification LANDSCAPE 2022-Vol2）
PetaLinux® U-bootを変更する方法
【Vivado®で使用するXDCファイルの基本的な記述例】第5回 XDCファイルの基本的な記述について
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
Vivado® ML Editionで表示されるメッセージについて 【第2回】
【3/12開催＊保守中ユーザー様限定＊】アサーションベース検証実践ウェビナー
【3/5開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～
【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
【3/3開催・無料】FPGA設計への生成AI活用の第一歩 ～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～
【2/26AM開催・無料】知っていると楽しい半導体設計の世界＜後編＞〜半導体設計者のためのRTL設計の歴史と進化〜
【2/25開催・無料】AXI検証自動化ソリューション紹介ウェビナー ～AXIバスの課題を永続的に解決する検証環境／ノウハウをご提供～
【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
【2/5開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
最近の記事
タグ
- FPGA (232)
- 設計 (166)
- 検証 (85)
- Vivado (72)
- 受付終了 (49)
- ModelSim (46)
- 半導体 (44)
- AI (38)
- メモリ (27)
- Micron (27)
- MPSoC (24)
- Vitis (22)
- Vitis AI (20)
- モデルベース開発 (19)
- Versal (18)
- QuestaSim (18)
- Simulink (16)
- SSD (14)
- SystemVerilog (13)
- 電源 (12)
- サーバ/ストレージ (12)
- アナログ回路 (10)
- Nexperia (10)
- IoT (8)
- アサーション (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- 受付中 (4)
- CDC (4)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- Questa Lint (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)