設計
新しい順 | 古い順
【2/14開催】*有償(保守中ユーザー様無償)ウェビナー*アサーションベース検証実践ウェビナー
【2/7開催*保守中ユーザー様限定*】Questa Base / Coreウェビナー ~新デバッグ機能Visualizer編~
【1/31開催】AXI検証自動化ソリューション紹介ウェビナー ~AXIバスでのトラブル事例解説とAXIバス検証環境/ノウハウパッケージのご紹介~
【1/17開催】InTime紹介ウェビナー ~マシンラーニングを利用したFPGAタイミングクロージャー~
【12/20開催】新製品Questa Base紹介ウェビナー ~デバッグ機能が充実したQuestaエントリーモデル~
【12/13開催】書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術 〜FPGAの品質を左右する全集中の記述にはツールが不可欠〜「Questa Lint紹介ウェビナー」
【12/8開催】コードカバレッジ機能活用のすすめ ウェビナー
【Versal™ACAP】PCIe Link Debug②【Vivado® ML 2021.2】
PetaLinux® ビルド時間の短縮方法
【Versal™ACAP】PCIe Link Debug【Vivado® ML 2021.2】
【Vivado® ML 2022.1】をインストールしてVCK190 評価キットのプロジェクトを作成してみた
【Vivado®で使用するXDCファイルの基本的な記述例】第4回 Vivado®からみるXDCファイルの優先度、省略できる記述
【Versal™ACAP】I2C Example Design Clock切り替え編 Part2【Vivado® ML 2021.2】
【Versal™ACAP】I2C Example Design Clock切り替え編 Part1【Vivado® ML 2021.2】
FPGAの置換(Spartan®-6 FPGA ファミリ)第6回(置換可能なデバイス選定:メモリインタフェース編)
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ~データシート編~
【Versal™ACAP】HDMI Example Design【Vivado® ML 2021.2】
【回路設計ヒント】MIGのピンスワップ
FPGAの置換(Spartan®-6 FPGA ファミリ)第5回 (置換時の基板設計への影響)
最近の記事
タグ
- FPGA (199)
- 設計 (126)
- 検証 (75)
- Vivado (67)
- ModelSim (52)
- 半導体 (38)
- 受付終了 (31)
- AI (29)
- メモリ (24)
- Micron (24)
- モデルベース開発 (20)
- Vitis (18)
- 受付中 (17)
- Versal (16)
- Simulink (16)
- MPSoC (16)
- Vitis AI (15)
- SSD (13)
- アナログ回路 (9)
- 電源 (9)
- Nexperia (9)
- GPU (8)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- VoIP (4)
- SiTime (4)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- プライベートネットワーク (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- シリアル通信 (1)
- サーバ/ストレージ (1)