安定した通話を実現するVoIPの音声品質とジッタバッファ
みなさん、こんにちは。インターネットの普及に伴い、従来の固定電話に代わる通信手段としてVoIP（Voice over Internet ...
ModelSim/QuestaSim シミュレーションバッチ実行のすすめ
皆さんはModelSim/QuestaSimで機能検証をする場合にどのように実行されていますか？最も簡単な実行方法はGUIを使い対話形式...
OCXOおよびTCXOにおける経年変化について
寄稿：SiTime Corporation 目次 1.はじめに 2.経年変化の理論とは 2.1.水晶振動子とは 2.2.MEMS共振器 ...
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<実装編>
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 「Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX...
ModelSimの使い方～補足3 波形検索機能編～
ModelSim/QuestaSimではいろいろな波形検索機能があります。本ブログでは波形検索機能について紹介します。 本シリーズは3回...
ModelSimの使い方～補足2 波形ウインド分割の変更編～
ModelSim/QuestaSimでは波形ウインドを分割することができ、これをWindow Pane(ウインド ペイン)と呼びます。 ...
ModelSimの使い方～補足1 波形保存指定と波形表示カラー設定編～
ModelSim/QuestaSimではシミュレーション実行前に波形保存指定が必要になります。波形保存指定には複数のコマンドやコマンドオ...
【USB vs Thunderbolt™】データ渦の時代を生き抜く最新インタフェース事情
みなさん、こんにちは。テクノロジーの進化とともに、私たちの生活をとりまく"データ"は加速度的に増え続けています。大量のデータから価値ある...
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<準備編>
皆さまこんにちは！TEPPE-AIです！大変ご無沙汰しております。 今回ご紹介するものは 「Vitis™ AIを用いたPyTorchモデ...
シリアル通信「RS-232C」とは？
みなさん、「RS-232C」という言葉を聞いたことがありますか？一度はどこかで聞いたことがあるのではないでしょうか。電気屋さんのケーブル...
ネットワークアナライザ Wiresharkを使った音声RTPの再生について
みなさん、こんにちは。本ブログでは、ネットワークアナライザ Wiresharkを使った音声RTPの再生について記載します。 以前のブログ...
SystemVerilogの基礎知識（検証編）【その３：関数past、onehot / onehot0】
みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...
SystemVerilogの基礎知識（検証編）【その２：関数rose・fell・stable】
みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...
環境にやさしい小型機器への一歩：エナジーハーベストシステムの構築に役立つ電源ICとは？
低コストで適度な寿命を持つことから、依然としてIoTセンサ、リモコン、玩具などの小型機器には乾電池が広く使用されています。しかし乾電池の...
クラウドサーバ×オンプレサーバで大容量データを賢くバックアップ
大容量データのバックアップにおける課題 現代のビジネス環境では、データは企業の重要な資産となっており、データのバックアップは絶対に欠かせ...
【4/9開催・無料】桁違いなシミュレーション高速化ソリューション紹介ウェビナー
ウェビナー ゲート規模拡大に伴う検証時間の増大は、常に設計者の課題となっています。 本セミナーでは、課題解決の一つである協調検証について...
【4/15開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第1回
ウェビナー RTL（Verilog/VHDL）の書き方は覚えたけど、どうやって欲しい機能を実現したら良いか分からない・・・、 IPを繋い...
【4/21開催・無料】「Questa Lint紹介ウェビナー」～書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術～
ウェビナー FPGA設計フローの中で、論理合成やシミュレーション、配置配線よりずっと手前の段階、RTLを記述した瞬間に設計品質は決まって...
【5/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか？設計プロジェクトの工...
【5/14開催・無料】マネジメント向け特別ウェビナー FPGA開発プロセスの曲がり角～組織として対応能力をどう成熟させるか～
ウェビナー FPGAの大規模化は継続的に進み、また搭載する機能の複雑化により、重大な問題の市場流出が後を絶ちません。「FPGAはフィール...
最近の記事
タグ
- FPGA (233)
- 設計 (167)
- 検証 (86)
- Vivado (72)
- 受付終了 (49)
- ModelSim (46)
- 半導体 (44)
- AI (38)
- メモリ (27)
- Micron (27)
- MPSoC (24)
- Vitis (22)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- Versal (18)
- Simulink (16)
- SSD (14)
- SystemVerilog (13)
- 電源 (12)
- サーバ/ストレージ (12)
- アナログ回路 (10)
- Nexperia (10)
- IoT (8)
- アサーション (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- クロック (6)
- 受付中 (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- CDC (4)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)