技術情報
新しい順 | 古い順
G.711 音声コーデックについて
FPGA置き換え時のデバイス変更で困らないコーディングノウハウ
SystemVerilogの基礎知識（検証編）【その４：Package】
AC701を用いた4CH_GTPサンプルデザインの作成と実機動作確認
ModelSim/QuestaSim コードカバレッジのすすめ
無償化したAIモデル最適化ツール「Vitis™ AI Optimizer」を試してみた（準備編）
Yocto ProjectによるLinuxの作成 Vol.1
【MPS社】無償シミュレーションツール「MPSmart」を使ってみよう！
安定した通話を実現するVoIPの音声品質とジッタバッファ
ModelSim/QuestaSim シミュレーションバッチ実行のすすめ
OCXOおよびTCXOにおける経年変化について
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<実装編>
ModelSimの使い方～補足3 波形検索機能編～
ModelSimの使い方～補足2 波形ウインド分割の変更編～
ModelSimの使い方～補足1 波形保存指定と波形表示カラー設定編～
【USB vs Thunderbolt™】データ渦の時代を生き抜く最新インタフェース事情
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<準備編>
シリアル通信「RS-232C」とは？
ネットワークアナライザ Wiresharkを使った音声RTPの再生について
最近の記事
タグ
- FPGA (238)
- 設計 (172)
- 検証 (88)
- Vivado (77)
- 半導体 (45)
- ModelSim (45)
- 受付終了 (43)
- AI (39)
- メモリ (31)
- Micron (29)
- MPSoC (28)
- Vitis (24)
- Versal (20)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- SystemVerilog (17)
- Simulink (16)
- 電源 (15)
- SSD (15)
- サーバ/ストレージ (13)
- アナログ回路 (12)
- 受付中 (10)
- Nexperia (10)
- IoT (9)
- アサーション (8)
- GPU (8)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- So-One (5)
- SiTime (5)
- Verilog (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- イーサネット (3)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- Questa Lint (3)
- MaxLinear (3)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- EOL (1)