クラウドサーバ×オンプレサーバで大容量データを賢くバックアップ
大容量データのバックアップにおける課題 現代のビジネス環境では、データは企業の重要な資産となっており、データのバックアップは絶対に欠かせ...
【6/23開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第1回
ウェビナー マイコンのEOL通知を受けた時、多くの方が代替マイコンへの置き換えを検討されると思います。 RTL（Verilog/VHDL...
【6/26開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
ウェビナー Questa BaseはQuestaシミュレータのエントリーモデルであり、販売が終了しているModelSim の後継となる論...
【7/2開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第2回 非同期FIFOに挑戦
ウェビナー FIFOは構成要素を理解し組み合わせることで、簡単に実現できるとともに、有用な設計要素といえます。 第１回では、書き込み側と...
【7/8開催・無料】RS-485・CANの課題を解決 ～10BASE-T1Sが実現する次世代産業ネットワーク～
ウェビナー RS-485、CANなどしか選択肢がなかった時代に設計されたシステムが、今なお産業機器の現場を支えています。 一方で、センサ...
【7/9開催・無料】EMC対策設計ウェビナーシリーズ 第2回「波形整合を理解し、EMC対策の実践力を養う」
ウェビナー EMC対策設計ウェビナーシリーズ第2回は、「波形整合を理解し、EMC対策の実践力を養う」をテーマにお届けします。 本ウェビナ...
【7/14AM開催・無料】はじめてのFPGA開発 ～全体像と選定のポイントをやさしく解説～
ウェビナー 今回は「結局FPGAってなんなの？ ～初学者のための第一歩～」の続きとなるウェビナーを開催いたします。 6月18日開催の「結...
【7/14PM開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか？設計プロジェクトの工...
【7/16開催・無料】IoT向け電源回路の新たなアプローチ ウェビナー
ウェビナー IoTは多くの産業・社会で期待されてきましたが、当初の期待ほどには普及が進んでいません。 センサ性能、通信方式、クラウド活用...
【7/22開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～
ウェビナー 主にRTL設計初心者を対象とし、RTL記述の際のコーディングマナーを解説します。マナーですので、守らなくても、動くコードは書...
【7/23開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
【7/30開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
無線通信機器で使用するボタン電池寿命を最大10倍延ばす「ブースターIC」とは？
みなさん、こんにちは。無線通信機器の世界では、小型化とエネルギー効率の高さが常に追求されるテーマです。日常生活から産業用途に至るまで、さ...
HDL PROJECT Block Memory Generator(8.4)でURAMを使用する方法(一例)
FPGA設計中にBlock Memory GeneratorでURAMを使用するケースがありました。 HDL PROJECTのため、UR...
SystemVerilogの基礎知識（検証編）【その１：概要】
みなさん、こんにちは。SystemVerilogは、検証用に使用されている場面が多いですが、筆者はデザイン開発への浸透は、まだまだだなと...
オンプレミスとクラウド：あなたのビジネスに最適な選択は？
みなさんこんにちは。本ブログではオンプレミスとクラウドについてお話します。 システムを導入する際に検討する主要な選択肢の一つが、オンプレ...
計測器アプリケーション用の信頼度とパフォーマンスを向上した頑丈な MEMSタイミングソリューション
寄稿：SiTime Corporation 資源（主にエネルギー、ガス、石油）のモニタリングが急速に拡大している中、データ収集と送信をサ...
SystemVerilogの基礎知識【その２】
みなさん、こんにちは。SystemVerilogは検証用に使用されている場面が多いですが、筆者はデザイン開発への浸透はまだまだだなと感じ...
IP電話機をローカル環境で試してみる ～SIPサーバの構築など～
皆さん、こんにちは。 IP電話に関して、2023年12月末にPSTN（Public Switched Telephone Network...
Kria™ SOM評価ボードを使ったユーザーデザイン実装の一例紹介（Ubuntu Base）
皆さん、こんにちは。 本ブログでは、AMD社のKria™ SOM評価ボードを使ったユーザーデザイン実装の一例紹介（Ubuntu Base...
最近の記事
タグ
- FPGA (230)
- 設計 (166)
- 検証 (81)
- Vivado (75)
- 半導体 (44)
- ModelSim (44)
- 受付終了 (39)
- AI (38)
- メモリ (30)
- Micron (28)
- MPSoC (26)
- Vitis (23)
- Vitis AI (20)
- モデルベース開発 (19)
- Versal (19)
- QuestaSim (19)
- Simulink (16)
- 電源 (15)
- SSD (14)
- SystemVerilog (14)
- アナログ回路 (13)
- サーバ/ストレージ (12)
- 受付中 (11)
- Nexperia (10)
- IoT (9)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- アサーション (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- Verilog (4)
- イーサネット (3)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- MaxLinear (3)
- CDC (3)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- Questa Lint (2)
- EOL (1)