【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
ウェビナー 「初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～」ウェビナーを開講いたします。 当ウェビナ...
【3/5開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったコードカバレッジを有効にしたシミュレーションの...
【3/12開催＊保守中ユーザー様限定＊】アサーションベース検証実践ウェビナー
ウェビナー 関連TECHブログ 関連TECHブログ こんな方におすすめ 波形の目視確認に多くの時間を取られている方 デバッグに多大なる時...
【3/18開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー④～アサーション編～
ウェビナー 本ウェビナーは、「アサーションの記述はできるが、ModelSim DE や Questa Base/Core を使ったシミュ...
無線通信機器で使用するボタン電池寿命を最大10倍延ばす「ブースターIC」とは？
みなさん、こんにちは。無線通信機器の世界では、小型化とエネルギー効率の高さが常に追求されるテーマです。日常生活から産業用途に至るまで、さ...
HDL PROJECT Block Memory Generator(8.4)でURAMを使用する方法(一例)
FPGA設計中にBlock Memory GeneratorでURAMを使用するケースがありました。 HDL PROJECTのため、UR...
SystemVerilogの基礎知識（検証編）【その１：概要】
みなさん、こんにちは。SystemVerilogは、検証用に使用されている場面が多いですが、筆者はデザイン開発への浸透は、まだまだだなと...
オンプレミスとクラウド：あなたのビジネスに最適な選択は？
みなさんこんにちは。本ブログではオンプレミスとクラウドについてお話します。 システムを導入する際に検討する主要な選択肢の一つが、オンプレ...
計測器アプリケーション用の信頼度とパフォーマンスを向上した頑丈な MEMSタイミングソリューション
寄稿：SiTime Corporation 資源（主にエネルギー、ガス、石油）のモニタリングが急速に拡大している中、データ収集と送信をサ...
SystemVerilogの基礎知識【その２】
みなさん、こんにちは。SystemVerilogは検証用に使用されている場面が多いですが、筆者はデザイン開発への浸透はまだまだだなと感じ...
IP電話機をローカル環境で試してみる ～SIPサーバの構築など～
皆さん、こんにちは。 IP電話に関して、2023年12月末にPSTN（Public Switched Telephone Network...
Kria™ SOM評価ボードを使ったユーザーデザイン実装の一例紹介（Ubuntu Base）
皆さん、こんにちは。 本ブログでは、AMD社のKria™ SOM評価ボードを使ったユーザーデザイン実装の一例紹介（Ubuntu Base...
TCXOの周波数安定性および周波数精度バジェット
寄稿：SiTime Corporation 目次 はじめに 温度安定性および周波数精度 初期許容差（F_init） 温度安定性（F_st...
【FPGA検証ノウハウ】Vivado™ロジックアナライザーを便利に使ってみる（Advanced triggerの使い方）～実践編～
皆さん、こんにちは。実機でFPGAの動作確認を行う場合、Vivado™に搭載されているロジックアナライザーを使うことが多いかと思います。...
【FPGA検証ノウハウ】Vivado™ロジックアナライザーを便利に使ってみる（Advanced triggerの使い方）～記述編～
皆さん、こんにちは。実機でFPGAの動作確認を行う場合、Vivado™に搭載されているロジックアナライザーを使うことが多いかと思います。...
メモリ基本講座【番外編】高速で安定したSQL Serverを運用するために必要なエッセンスとは？
みなさん、Optaneという製品を覚えていますか？Optaneは、Micron社とIntel社が共同開発した3次元構造の「3D Xpoi...
AMD 7シリーズFPGAでのIP設定変更が正しく反映されないときの解決方法（LogiCORE™ IP 7 シリーズ FPGAs Transceivers Wizard）
FPGA設計中に使用するLogiCORE™ IP 7 シリーズ FPGAs Transceivers Wizardは、AMD社の7 シリ...
メモリ基本講座【番外編】25GbEを利用した大容量データファイルの高速転送と DaVinci Resolveで同時編集を実現するための設定方法のご紹介
皆さん、こんにちは。 昨今の高画質化に伴い、放送業界やゲーム業界など映像制作に携わる方々において、取り扱う動画データの容量が多くなること...
【FPGA検証ノウハウ】Vivado™ロジックアナライザーを便利に使ってみる（Advanced triggerの使い方）～準備・概要編～
皆さん、こんにちは。 実機でFPGAの動作確認を行う場合、Vivado™に搭載されているロジックアナライザーを使うことが多いかと思います...
耐久性を必要とする5GタイミングにはMEMSクロックソースが必須
寄稿：SiTime Corporation セルラーテクノロジーの設計に携わったことがある方なら、構造の複雑さがどのようなものかをすでに...
最近の記事
タグ
- FPGA (234)
- 設計 (166)
- 検証 (85)
- Vivado (72)
- ModelSim (46)
- 受付終了 (44)
- 半導体 (43)
- AI (39)
- メモリ (26)
- Micron (26)
- MPSoC (24)
- Vitis (22)
- Vitis AI (20)
- モデルベース開発 (19)
- QuestaSim (19)
- Versal (18)
- Simulink (16)
- SSD (14)
- SystemVerilog (13)
- サーバ/ストレージ (12)
- 電源 (11)
- 受付中 (11)
- アナログ回路 (10)
- Nexperia (9)
- IoT (8)
- アサーション (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- CDC (4)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- Questa Lint (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)