技術情報
新しい順 | 古い順
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編①）～外部LED駆動とAXI BRAMのデータ比較のテストベンチサンプル：サンプルデザインあり～
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～データシート編～
【Versal™ACAP】HDMI Example Design【Vivado® ML 2021.2】
【回路設計ヒント】MIGのピンスワップ
【アナログ回路豆知識】ツェナーダイオードの応用回路例 第2回 ～低消費電力回路例～
FPGAの置換（Spartan®-6 FPGA ファミリ）第5回 （置換時の基板設計への影響）
MATLAB®スクリプトでSimulink®モデルを修正してみた【第1回】Simulink® APIの基本1 （基礎の基礎）
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP（VIP）を利用したシミュレーション（基本編）～VIPの概要とbase sample designの環境構築～
【回路設計ヒント】トランシーバのリファレンスクロックをユーザークロックとして使用する方法
FPGAの置換（Spartan®-6 FPGA ファミリ）第4回 （置換可能なデバイス選定：デバイスグレード編）
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～A/Dコンバータ・DDRメモリインタフェース編～
【Microchipマイコンで便利に】MPLAB® Code Configuratorを使用した簡単ペリフェラルドライバ実装 (タイマ設定・GPIO設定)
【回路設計ヒント】トランシーバのリファレンスクロック使用時の注意点
シミュレーションツールを用いたFPGAの等価確認手法
FPGA実機を用いたデバッグと火入れ前検証のバランス（Design and Verification LANDSCAPE 2021-Vol4）
検証を楽にするSystemVerilogコーディング術（Design and Verification LANDSCAPE 2020-Vol5）
FPGAの置換（Spartan®-6 FPGA ファミリ）第3回（置換時のSelectIO™移行注意点）
2慣性系の回転運動モデルをSimulink®で作ってみた
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～コンフィグレーション編～
最近の記事
タグ
- FPGA (218)
- 設計 (145)
- 検証 (79)
- Vivado (71)
- ModelSim (41)
- 半導体 (40)
- AI (36)
- 受付終了 (34)
- メモリ (25)
- Micron (25)
- Vitis (22)
- MPSoC (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (14)
- SSD (13)
- サーバ/ストレージ (11)
- 電源 (10)
- SystemVerilog (10)
- アナログ回路 (9)
- 受付中 (9)
- Nexperia (9)
- GPU (8)
- アサーション (7)
- VoIP (7)
- MPS (7)
- IoT (6)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- Questa Lint (2)
- MaxLinear (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)
- シリアル通信 (1)
- ジッタバッファ (1)