技術情報
新しい順 | 古い順
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(VHDL編)
MATLAB®スクリプトでSimulink®モデルを修正してみた【第3回】実際にモデルを修正してみた
Zynq® UltraScale+™ MPSoC PetaLinux®でQSPI起動データの作成（後編）～書き込み方法～
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(Verilog編)
【アナログ回路豆知識】DCDCスイッチングノイズ測定～その測定方法はあっていますか～
COM-HPC®とは ～特長とCOM Express®との比較～
FPGAの置換（Spartan®-6 FPGA ファミリ）第6回（置換可能なデバイス選定：メモリインタフェース編）
メモリ基本講座（動画編）「DDR4から進化したDDR5の新機能」
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編③）～DUAL Zynq® UltraScale+™ MPSoCのシミュレーション方法：サンプルデザインあり～
メモリ基本講座（動画編）「NANDによって変わるSSD選択」
Zynq® UltraScale+™ MPSoC PetaLinux®でQSPI起動データの作成（前編）
MATLAB®スクリプトでSimulink®モデルを修正してみた【第2回】Simulink® APIの基本2 （モデル編集のAPI）
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編②）～AXI CDMAエンジンの駆動＆割り込み検出：サンプルデザインあり～
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編①）～外部LED駆動とAXI BRAMのデータ比較のテストベンチサンプル：サンプルデザインあり～
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～データシート編～
【Versal™ACAP】HDMI Example Design【Vivado® ML 2021.2】
【回路設計ヒント】MIGのピンスワップ
【アナログ回路豆知識】ツェナーダイオードの応用回路例 第2回 ～低消費電力回路例～
FPGAの置換（Spartan®-6 FPGA ファミリ）第5回 （置換時の基板設計への影響）
最近の記事
タグ
- FPGA (235)
- 設計 (170)
- 検証 (86)
- Vivado (74)
- 半導体 (45)
- ModelSim (45)
- 受付終了 (44)
- AI (38)
- メモリ (28)
- Micron (27)
- MPSoC (25)
- Vitis (23)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- Versal (19)
- Simulink (16)
- SSD (14)
- SystemVerilog (14)
- 電源 (12)
- サーバ/ストレージ (12)
- アナログ回路 (10)
- 受付中 (10)
- Nexperia (10)
- IoT (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- アサーション (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- マイコン (4)
- Questa Lint (4)
- CDC (4)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- EOL (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- CPUボード (1)
- PCIe (1)