FPGA置き換えで等価性検証が求められる背景

まず等価性検証が求められる背景として、多くが入手困難なデバイスを少しでも入手性の良いデバイスに変更したいというご要望から、既存のデバイスを置き換える作業が発生しているかと思います。

その際に入力するRTLは同じでもIPやマクロが異なる場合には、以前と同じ動作をするかどうか確認が必要です。
さらに、IPマクロが同一であっても、合成ツールが異なるバージョンのものを使用するとなると、出力された結果が過去のものと一致するかどうかの確認も必要になります。

実際に論理合成ツールの結果確認のためRTLとゲートの等価性検証を実行するケースもありますが、多くの場合等価性検証は実行されていません。そのため、慣れない作業をしなければならず、何を使用してどのように検証したら良いのかを悩まれている方も多いかと思います。

図1. FPGA置き換えで等価性検証が求められる背景

シミュレータによる等価性検証手法

シミュレータを使用した検証方法としては、波形比較が最も簡単に使用できる機能となります。
ModelSim/Questaなど波形比較機能を持つシミュレータで実行することで、波形比較が簡単に実行できます。ModelSim/Questaでの波形比較は通常のシミュレーションフローの中で実行することができ、WLFとよばれる波形ファイルを比較し、とても簡単に実行することができます。

シミュレータを使用して等価性検証を行いますので、基本的にはテストパタンの質にかなり依存します。テストパタンの不足（実際に活性化していないコードがデザインの中に含まれる）について確認しつつ、波形比較を行っていかなければいけません。デザインを網羅的に活性化しているかの確認が必要となります。

先述した部分では、コードカバレッジが一つの手法になりますので、コードカバレッジを使用してデザインがしっかりと活性化されていることを確認したうえで、波形比較を行っていただくのが良いでしょう。

さらに、コードカバレッジを取得すると、シミュレータからカバレッジが取得できていないというのが、当然ながら判別することができます。しかし、「テストパタン不足なのか」、「デッドコードとよばれる構造的に実行できないコードなのか」についてはシミュレータからは判別ができません。そういった部分の解析に時間がかかる場合には、Auto Checkなどフォーマル検証ツールを使用してデッドコードを自動検出するようなフローを考えてみてもいいでしょう。

1. シミュレーション結果を使用した波形比較

シミュレーション結果を比較する方法は、とても簡単で、まずは通常通りそれぞれシミュレーションを実行します。

例えばSpartan®-6用回路でプライマリI/Oの波形をダンプし、同じようにSpartan®-7で波形ダンプを行います。2つの出力結果（波形ファイル）ができますので、それを波形比較というコマンドを使用して比較をします。

比較方法には、連続的に比較することもできますし、ストローブを当てながら比較をすることもできます。RTLとゲートの場合には、遅延を考慮した比較も可能です。
不一致箇所がハイライト表示されるので、波形を見ればどこで不一致が発生したかすぐに確認することができ、操作自体は普段ご使用いただいているシミュレータと変わりませんので、誰でも簡単にご利用できます。

図2. シミュレーション結果を使用した波形比較

ただしゲートシミュレーションが絡む場合には時間を要するため注意が必要です。一般的にゲートシミュレーションはRTLシミュレーションに比べ遅いと言われており、ゲート vs ゲートの波形比較の場合シミュレーションの実行時間が非常に長くかかってしまいます。

当然テストベンチの内容（大容量のデータ）により更に実行時間が増える場合もあります。
（コードカレッジ結果からのパタン追加なども）

上述したような場合には、ModelSimDE/PEより高速なQuestaSimと呼ばれるシミュレータの導入を検討していただくことも必要になるかと思います。

QuestaSimと聞くと、非常に高額だという印象を受けられる方もいらっしゃるかもしれませんが、ショートターム（1か月など短期間）でのご提案も可能になっています。
さらに使い勝手に関してはModelSimと共通のコマンド、共通のGUI、共通のログ、共通の波形データをご利用いただくことができます。
即座に高速なシミュレーションエンジンでシミュレーション実行時間を短縮することができますので、ゲートレベルシミュレーション実行時間が支配的な場合はご一考いただくといいと思います。

2. コードカバレッジ

※画像クリックで大きな画像が表示されます。

図3. コードカバレッジ

コードカバレッジは、テストの定量的な評価が可能です。
実行されたコード、実行されないコードの確認からテスト不足の確認ができ、未実行コードにテストを追加し活性化することや、実行数の少ないコードにテスト追加することが可能です。

波形比較で等価性検証を実行する場合には、ある程度回路全体が活性化していることが条件となり、動いていない箇所をできるだけ見極める精度の高い検証がもとめられます。

やみくもにテストパタンを追加しシミュレーションを実行しても実際カバレッジが向上しないというケースも多々あります。