FPGA開発におけるデバッグ効率化！ECO（Engineering Change Order）の活用術
Vivado™ でFPGAの開発において、デザインの一部分のみを変更してデバッグを行いたい場合、「デザイン変更をして、実機確認を行うまで...
FPGAの基礎から応用まで：初学者のための完全ガイド
「FPGA」という言葉を聞いたことがある方も多いでしょう。エンジニアの方であれば一度は耳にしたことがあるかもしれませんが、「実際のところ...
「Micron NVMe™ Gen5 SSD 9550」パフォーマンス評価：Gen4環境で見るGen5 SSDの実力【前編】
本ブログでは、Micron社の最新エンタープライズ向けハイエンドSSDである「Micron NVMe™ Gen5 SSD 9550」のパ...
実務に役立つ！Zynq™ UltraScale+™ MPSoC マルチブート・フォールバックの基本と検証
皆さま、こんにちは！ Zynq™ UltraScale+™ MPSoC でブートを行う際、以下のようなことができれば便利だと思いませんか...
Zynq™ UltraScale+™ MPSoC リモートアップデートについて
みなさま、こんにちは。以下のような状況をイメージしてみてください。 「遠隔地で運用しているFPGAで不具合が発生している」 「ブートデバ...
設計と検証に関する生成AI / LLM活用の議論（Design and Verification LANDSCAPE 2024-Vol2）
この記事でわかること DVCon 2024のパネルで議論された設計・検証における生成AI/LLMの課題と機会 Microsoft・ARM...
SystemVerilogにおけるレースコンディション（Design and Verification LANDSCAPE 2024-Vol1）
この記事でわかること SystemVerilogのレースコンディションとは何か レースコンディションを理解する上で欠かせないアサインメン...
RS-232Cからの進化：ノイズに強く長距離対応の「RS-422・RS-485」
皆さん、こんにちは。 前回のブログ では「RS-232C」について解説を行いました。構造がシンプル・安価で実装が簡単なこともあり広く普及...
Yocto ProjectによるLinuxの作成 Vol.3 ～カスタム・ボードのためのLinux作成～
PetaLinuxをお使いのみなさま、こんにちは。Yocto ProjectによるLinuxの作成方法の第3回目です。 今回はカスタム・...
【なぜFPGAでAI実装しない？】皆の誤解を解いて真実を知れば簡単実装できます
皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するのは 『【なぜFPGAでAI実装しない？】皆の誤解を解いて真実を知れば簡単実装で...
PCIeを理解する～規格・構成・転送レートの基礎知識～
みなさん、こんにちは。 本ブログでは、PCI Expressについてわかりやすく解説していきます。コンピュータからサーバー、組み込み機器...
【回路設計ヒント】どうする？FPGAの端子アサイン ～ユーザーI/O編～
皆さん、こんにちは。FPGAの端子アサインはどのように決定していますか？ FPGA設計者が主体で決めている 回路（基板）設計者が主体で決...
【回路設計ヒント】どうする？FPGAの端子アサイン ～クロック専用端子編～
皆さん、こんにちは。FPGAの端子アサインはどうやって決めていますか？ FPGA設計者が主体で決めている 回路（基板）設計者が主体で決め...
【回路設計ヒント】どうする？FPGAの端子アサイン ～コンフィグレーション編～
皆さん、こんにちは。FPGAの端子アサインはどのように決定していますか？ FPGA設計者が主体で決めている 回路（基板）設計者が主体で決...
クロックドリフトがVoIPの音声品質に与える影響と対策
VoIP（Voice over IP）は、インターネットプロトコルを使用して音声通信を行う技術として広く普及しています。この技術により、...
MRDIMMとは？次世代サーバの性能を飛躍的に向上させる最新メモリ技術！
本ブログでは、Micron社が2024年7月にサンプル出荷を開始したMRDIMMについて、その仕組みや性能、特徴を紹介します。 サーバの...
機能検証への機械学習適用についての考察（Design and Verification LANDSCAPE 2023-Vol3）
この記事でわかること 機能検証プロセスで扱われる膨大なデータとデータタイプ 機械学習の適用対象として適している機能検証フロー 機械学習適...
IEEE 1800 - 2023 (SystemVerilog) 改善点ダイジェスト（Design and Verification LANDSCAPE 2023-Vol2）
この記事でわかること Verilog/SystemVerilogのIEEE標準化の歴史とP1800 2023 WGの活動概要 IEEE ...
RDC – リセットドメイン・クロッシングと呼ばれる新たな設計上の注意点とその検証（Design and Verification LANDSCAPE 2023-Vol1）
この記事でわかること RDC - リセットドメイン・クロッシングの課題 CDCとの違いとメタスタビリティ発生のメカニズム 同一クロックド...
イーサネット技術の進化とギガビットイーサネットの仕組み
はじめに 皆さん、こんにちは。2024年現在、インターネットが一般に普及してからおよそ30年以上が経過しました。30年という期間が長いか...
最近の記事
タグ
- FPGA (267)
- 設計 (204)
- 検証 (108)
- Vivado (80)
- 受付終了 (74)
- ModelSim (52)
- 半導体 (45)
- AI (40)
- メモリ (33)
- QuestaSim (31)
- Micron (30)
- MPSoC (29)
- Vitis (24)
- Versal (21)
- モデルベース開発 (20)
- Vitis AI (20)
- 電源 (19)
- SystemVerilog (18)
- アナログ回路 (17)
- Simulink (16)
- SSD (15)
- サーバ/ストレージ (13)
- IoT (10)
- 受付中 (10)
- アサーション (9)
- GPU (9)
- Nexperia (9)
- PetaLinux (8)
- 5G (7)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (5)
- So-One (5)
- SiTime (5)
- 組み込みLinux (5)
- Verilog (5)
- 【シリーズ】VHDL初級編 (5)
- 映像伝送 (4)
- Questa Lint (4)
- CDC (4)
- 【シリーズ】Yocto ProjectによるLinuxの作成 (4)
- イーサネット (3)
- マイコン (3)
- PCIe (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- MaxLinear (3)
- カメラ (2)