【Versal™ACAP】I2C Example Design Clock切り替え編 Part2【Vivado® ML 2021.2】
皆さん、こんにちは。 今回は、 前回ブログ（【Versal™ACAP】I2C Example Design Clock切り替え編 Par...
ネットリスト選択によるILAのデザインへの挿入
AMD ザイリンクス社のVivado® ML Editionは、波形内部の波形を観測できるILA(Integrated Logic An...
【Versal™ACAP】I2C Example Design Clock切り替え編 Part1【Vivado® ML 2021.2】
皆さん、こんにちは。 今回は、 以前にブログでご紹介したVCK190のI2C Example Design を使って、ボード上のOSCを...
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(VHDL編)
皆さん、TEXTIOを使用してテストベンチを作成していますか？使いこなしてくるともっと便利に活用したくなりますよね。今回は応用として、V...
MATLAB®スクリプトでSimulink®モデルを修正してみた【第3回】実際にモデルを修正してみた
このブログでは、自動車業界で普及している、モデルベース設計ツールのMathWorks社のSimulink®で作成したモデルを、MATLA...
Zynq® UltraScale+™ MPSoC PetaLinux®でQSPI起動データの作成（後編）～書き込み方法～
皆さん、こんにちは。 前編では、AMD ザイリンクス社のZynq® UltraScale+™ MPSoC のPetaLinuxをBOOT...
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(Verilog編)
皆さん、TEXTIOを使用してテストベンチを作成していますか？使いこなしてくるともっと便利に活用したくなりますよね。今回は応用として、V...
【アナログ回路豆知識】DCDCスイッチングノイズ測定～その測定方法はあっていますか～
皆さん、こんにちは。 スイッチングノイズが発生した際、皆さんはどのように対応されていますか？まずスイッチングノイズが正しく測定できている...
COM-HPC®とは ～特長とCOM Express®との比較～
皆さん、こんにちは。 COM-HPC®とよばれる最新のPICMG規格はご存知でしょうか。本ブログでは、COM-HPC®の特長や従来のCO...
業界最安値のGPUaaS 「GPUSOROBAN」を実際に試してみた
本ブログは最新のGPUが使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、CUDA初心者が3日間の無償評価で...
FPGAの置換（Spartan®-6 FPGA ファミリ）第6回（置換可能なデバイス選定：メモリインタフェース編）
世界的な半導体の供給不足等で設計開発に影響が出ています。AMD ザイリンクス社でも、Spartan®-6 FPGA ファミリの入手が困難...
メモリ基本講座（動画編）「DDR4から進化したDDR5の新機能」
皆さんこんにちは！ 本日はメモリに関するTips動画についてご紹介します！ 少しでも多くの方に最新のメモリやSSDの情報について知ってい...
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編③）～DUAL Zynq® UltraScale+™ MPSoCのシミュレーション方法：サンプルデザインあり～
前編（発展編②）まではVIPを使用したシミュレーションを紹介しました。 複数のZynq® UltraScale+™ MPSoCデバイスを...
メモリ基本講座（動画編）「NANDによって変わるSSD選択」
皆さんこんにちは！ 本日はメモリに関するTips動画についてご紹介します！ 少しでも多くの方に最新のメモリやSSDの情報について知ってい...
Zynq® UltraScale+™ MPSoC PetaLinux®でQSPI起動データの作成（前編）
皆さん、こんにちは。 AMD ザイリンクス社 Zynq® UltraScale+™ MPSoCのPetaLinuxをBOOTするのは、J...
MATLAB®スクリプトでSimulink®モデルを修正してみた【第2回】Simulink® APIの基本2 （モデル編集のAPI）
このブログでは、自動車業界で普及している、モデルベース設計ツールのMathWorks社のSimulink®で作成したモデルを、MATLA...
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編②）～AXI CDMAエンジンの駆動＆割り込み検出：サンプルデザインあり～
今回は前編で使用したデザインにAXI-CDMAを追加し、割り込みを使用するサンプルデザインの作成と、Zynq® UltraScale+™...
Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用したシミュレーション（発展編①）～外部LED駆動とAXI BRAMのデータ比較のテストベンチサンプル：サンプルデザインあり～
前回は、Vivado®2020.2でZynq® UltraScale+™ MPSoC Verification IP （VIP）を利用し...
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～データシート編～
みなさん、こんにちは。世界的な半導体の供給不足等で設計開発に影響が出ていてAMD ザイリンクス社のSpartan®-6 FPGAファミリ...
【Versal™ACAP】HDMI Example Design【Vivado® ML 2021.2】
みなさん、こんにちは。 今回は、VCK190上でHDMI Example Designを動かしてみました。動作が確認できるまでの過程や注...
最近の記事
タグ
- FPGA (232)
- 設計 (160)
- 検証 (81)
- Vivado (71)
- 半導体 (44)
- 受付終了 (43)
- ModelSim (42)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (25)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- QuestaSim (18)
- Simulink (16)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- 受付中 (11)
- SystemVerilog (11)
- アナログ回路 (9)
- Nexperia (9)
- アサーション (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- CPUボード (1)
- PCIe (1)
- セキュリティ (1)
- ジッタバッファ (1)