【5/20開催・無料】EOLマイコンの救世主!ルネサス製プロセッサIPを活用したFPGA置き換えソリューション
ウェビナー マイコンのEOL通知を受けた時、多くの方が代替マイコンへの置き換えを検討されると思います。しかし、実はもう一つの魅力的な選択...
ウェビナー マイコンのEOL通知を受けた時、多くの方が代替マイコンへの置き換えを検討されると思います。しかし、実はもう一つの魅力的な選択...
ェビナー 「人を増やせない時代、設計の生産性はどう高めるべきか。」 RTL設計資産の活用が鍵となる一方で、実際には再利用が進んでいないの...
ウェビナー FPGAの大規模化は継続的に進み、また搭載する機能の複雑化により、重大な問題の市場流出が後を絶ちません。「FPGAはフィール...
ウェビナー 最新のAMD社FPGAコスト重視ファミリーについて参考価格情報も含めて紹介させていただきます。ソフトCPUを用いた長期供給ソ...
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか?設計プロジェクトの工...
ウェビナー FPGA設計フローの中で、論理合成やシミュレーション、配置配線よりずっと手前の段階、RTLを記述した瞬間に設計品質は決まって...
ウェビナー RTL(Verilog/VHDL)の書き方は覚えたけど、どうやって欲しい機能を実現したら良いか分からない・・・、 IPを繋い...
ウェビナー ゲート規模拡大に伴う検証時間の増大は、常に設計者の課題となっています。 本セミナーでは、課題解決の一つである協調検証について...
ウェビナー 関連TECHブログ 関連TECHブログ こんな方におすすめ 波形の目視確認に多くの時間を取られている方 デバッグに多大なる時...
ェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったコードカバレッジを有効にしたシミュレーションの実...
ェビナー 本ウェビナーは、「アサーションの記述はできるが、ModelSim DE や Questa Base/Core を使ったシミュレ...
ウェビナー 「初心者のためのテストベンチ記述 ~Verilog_SystemVerilog編~」ウェビナーを開講いたします。 当ウェビナ...
ウェビナー 生成AIを活用した業務効率化が様々な分野で進んでいますが、FPGA設計の分野では活用が進んでいないのが現状です。安心して生成...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
ウェビナー 昨年11月12日に開催を予定しておりましたウェビナーにつきまして、開催当日にやむを得ない事情により中止することとなり、ご参加...
ウェビナー AXIバスは、アドレス、データ、レスポンスが分離された複雑なプロトコルです。 検証の観点として、 先行リクエスト発行、レスポ...
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
ウェビナー 自動運転の普及が進む中、V2X通信は交通の安全性だけでなく、モビリティ・サービスの高度化と効率化を実現致します。本ウェビナー...
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか?設計プロジェクトの工...
ウェビナー Questa BaseはQuestaシミュレータのエントリーモデルであり、販売が終了しているModelSim の後継となる論...