設計
新しい順 | 古い順
アサーション検証のすすめ〜パート１（Design and Verification LANDSCAPE 2020-Vol4）
シリコンバグを防ぐCDCプロトコルの検証メソドロジ（Design and Verification LANDSCAPE 2020-Vol3）
FPGAの初回完動に欠かせないCDC検証（Design and Verification LANDSCAPE 2020-Vol2）
モデルベースデザイン(MBD)を活用したモータ制御のFPGA実装
Simulink®モデルをHDL化してみた【第2回】「2-D LookupTableをHDL化してみた」
Simulink®モデルをHDL化してみた【第1回】「RC回路をSimulink®でモデル化してHDL化してみた」
【Versal ACAP】 Versal™ AI コア シリーズ VCK190 評価キットを動かしてみた【紹介動画付き】
【新人ブログ ミンガラバー】VHDL初級編 part.1 ～VHDL記述の基本フォーマット～
FPGA機能検証の課題と機会（Design and Verification LANDSCAPE 2020-Vol1）
試作も量産もFPGAコンピューティング プラットフォーム 「M-KUBOS」で
FPGAコンピューティング プラットフォーム「M-KUBOS」のアプリケーション例
FPGAコンピューティング プラットフォーム「M-KUBOS」基本セットとPYNQ™
FPGAコンピューティング プラットフォーム「M-KUBOS」のハードウェア構成：モジュラーデザインとMPSoC
5G時代に注目されるエッジコンピューティング
安価でスケーラブルな性能を実現するマルチFPGAシステム
最近の記事
-
Zynq™ UltraScale+™ MPSoC リモートアップデートについて
-
【8/27開催・無料】「FPGA設計をリユース／リデュース／リサイクル」 ～HDL Designer 紹介ウェビナー～
-
【8/28開催】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
-
設計と検証に関する生成AI / LLM活用の議論（Design and Verification LANDSCAPE 2024-Vol2）
-
SystemVerilogにおけるレースコンディション（Design and Verification LANDSCAPE 2024-Vol1）
タグ
- FPGA (229)
- 設計 (156)
- 検証 (80)
- Vivado (70)
- 受付終了 (45)
- AI (42)
- 半導体 (41)
- ModelSim (40)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (16)
- SSD (13)
- 電源 (11)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- アナログ回路 (9)
- Nexperia (9)
- GPU (8)
- IoT (7)
- アサーション (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 受付中 (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)