PetaLinux® ビルド時間の短縮方法
皆さん、こんにちは。本ブログでは、petalinux® 2020.2を使用する際のビルド時間の短縮方法を紹介したいと思います。 このブロ...
【Versal™ACAP】PCIe Link Debug【Vivado® ML 2021.2】
みなさん、こんにちは。 今回は、VCK190上でPCIe Link Debugの機能を確認してみたいと思います。本機能を使うと、下図のよ...
【SiTime社】MEMS発振器と水晶発振器の違いとは
皆さん、こんにちは。 MEMS発振器は脱水晶発振器からの置き換え需要、新規採用が増えていますが、2021年の年間販売個数約5億個を超えた...
RTP/RTCPとは？【第1回】概要編 ～IP電話を支える基礎技術について～
みなさん、こんにちは。本ブログでは、IP電話のベースの技術となっている「RTP/RTCP」の概要について解説します。 目次 はじめに ～...
メモリ基本講座（動画編）「産業用microSDカードとは？」
皆さんこんにちは！ 本日はメモリに関するTips動画についてご紹介します！ 少しでも多くの方に最新のメモリに関する情報について知っていた...
【Vivado® ML 2022.1】をインストールしてVCK190 評価キットのプロジェクトを作成してみた
みなさん、こんにちは。 今回は、Vivado® ML Edition 2022.1をインストールした後、VCK190評価キットのシンプル...
【11/11開催】PALTEK開催 Kria™ EVENT DAY2022 〜新たなHardware platformの可能性〜
ウェビナー PALTEK開催 Kria™ EVENT DAY2022〜新たなHardware platformの可能性〜 今回は、AMD...
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（2）～Dockerコンテナを使用し機械学習プロト環境を作る～【環境構築その1】
皆さん、こんにちは。 本ブログは最新のGPUが使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Docker...
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（1）～Dockerコンテナを使用し機械学習プロト環境を作る～【イントロ】
皆さん、こんにちは。 本ブログは最新のGPUが使える上に、とても安いと噂の「GPUSOROBAN」がどんな感じのものなのか、Docker...
【Vivado®で使用するXDCファイルの基本的な記述例】第4回 Vivado®からみるXDCファイルの優先度、省略できる記述
このブログでは、Vivado® ML EditionsおよびVivado® design Suite（以下「Vivado」といいます）で...
IPコアによるILA,VIOのデザインへの挿入
AMD ザイリンクス社のVivado® ML Editionは、波形内部の波形を観測できるILA(Integrated Logic An...
【Versal™ACAP】I2C Example Design Clock切り替え編 Part2【Vivado® ML 2021.2】
皆さん、こんにちは。 今回は、 前回ブログ（【Versal™ACAP】I2C Example Design Clock切り替え編 Par...
ネットリスト選択によるILAのデザインへの挿入
AMD ザイリンクス社のVivado® ML Editionは、波形内部の波形を観測できるILA(Integrated Logic An...
【Versal™ACAP】I2C Example Design Clock切り替え編 Part1【Vivado® ML 2021.2】
皆さん、こんにちは。 今回は、 以前にブログでご紹介したVCK190のI2C Example Design を使って、ボード上のOSCを...
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(VHDL編)
皆さん、TEXTIOを使用してテストベンチを作成していますか？使いこなしてくるともっと便利に活用したくなりますよね。今回は応用として、V...
MATLAB®スクリプトでSimulink®モデルを修正してみた【第3回】実際にモデルを修正してみた
このブログでは、自動車業界で普及している、モデルベース設計ツールのMathWorks社のSimulink®で作成したモデルを、MATLA...
Zynq® UltraScale+™ MPSoC PetaLinux®でQSPI起動データの作成（後編）～書き込み方法～
皆さん、こんにちは。 前編では、AMD ザイリンクス社のZynq® UltraScale+™ MPSoC のPetaLinuxをBOOT...
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(Verilog編)
皆さん、TEXTIOを使用してテストベンチを作成していますか？使いこなしてくるともっと便利に活用したくなりますよね。今回は応用として、V...
【アナログ回路豆知識】DCDCスイッチングノイズ測定～その測定方法はあっていますか～
皆さん、こんにちは。 スイッチングノイズが発生した際、皆さんはどのように対応されていますか？まずスイッチングノイズが正しく測定できている...
COM-HPC®とは ～特長とCOM Express®との比較～
皆さん、こんにちは。 COM-HPC®とよばれる最新のPICMG規格はご存知でしょうか。本ブログでは、COM-HPC®の特長や従来のCO...
最近の記事
タグ
- FPGA (225)
- 設計 (153)
- 検証 (75)
- Vivado (70)
- 半導体 (42)
- AI (41)
- ModelSim (39)
- 受付終了 (39)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (16)
- SSD (13)
- 電源 (11)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- アナログ回路 (9)
- 受付中 (9)
- Nexperia (9)
- アサーション (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)