
設計
新しい順 | 古い順


機械学習の導入で設計チームの強化を(Design and Verification LANDSCAPE 2021-Vol3)

タンク水位変化モデルをSimulink®で作ってみた

【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ~電源編~

【Versal™ACAP】I2C Example Design【Vivado® ML 2021.1】

水温変化プロセスモデルをSimulink® で作ってみた

【Vivado®で使用するXDCファイルの基本的な記述例】第3回 バススキュー制約、優先順位、物理的制約編

【新人ブログ ミンガラバー】VHDL初級編 part.5 ~テストベンチ作成~

【Vivado®で使用するXDCファイルの基本的な記述例】第2回 コンフィグレーション設定、タイミング設定編

【Versal™ACAP】MIPI Example Design【Vivado® ML 2021.1】

【回路設計ヒント】Microsoft Windows 10 でのiMPACT書き込み

【Versal™ACAP】Targeted Reference Design Build 2021.1版

【Versal™ACAP】機能紹介 NoC Simulation編 part2

FPGAの置換(Spartan®-6 FPGA ファミリ)第2回(置換可能なデバイス選定:デバイスパッケージ編)

FPGAの置換(Spartan®-6 FPGA ファミリ)第1回(置換可能なデバイス選定:ロジックリソース編)

モデルベースデザイン(MBD)を活用したOFDM方式ソフトウェア無線(SDR)のRFSoC実装

検証資産の再利用 – Verification IP(Design and Verification LANDSCAPE 2021-Vol2)

Vivado®2020.2 MPSoCプロジェクト修復の一例

【新人ブログ ミンガラバー】VHDL初級編 part.4 ~階層設計~

【ModelSim®使用方法】結果波形の比較方法
最近の記事
-
Zynq™ UltraScale+™ MPSoC リモートアップデートについて
-
【8/27開催・無料】「FPGA設計をリユース/リデュース/リサイクル」 ~HDL Designer 紹介ウェビナー~
-
【8/28開催】仕様書の書き方ウェビナー~ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ~
-
設計と検証に関する生成AI / LLM活用の議論(Design and Verification LANDSCAPE 2024-Vol2)
-
SystemVerilogにおけるレースコンディション(Design and Verification LANDSCAPE 2024-Vol1)
タグ
- FPGA (229)
- 設計 (156)
- 検証 (80)
- Vivado (70)
- 受付終了 (45)
- AI (42)
- 半導体 (41)
- ModelSim (40)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (16)
- SSD (13)
- 電源 (11)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- アナログ回路 (9)
- Nexperia (9)
- GPU (8)
- IoT (7)
- アサーション (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 受付中 (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)