FPGA
新しい順 | 古い順
【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～電源編～
【Versal™ACAP】I2C Example Design【Vivado® ML 2021.1】
水温変化プロセスモデルをSimulink® で作ってみた
【Vivado®で使用するXDCファイルの基本的な記述例】第3回 バススキュー制約、優先順位、物理的制約編
Zynq® UltraScale+™ MPSoCにおける U-bootを使ってeMMCデバイスを書き込む方法（SD Card編）
【新人ブログ ミンガラバー】VHDL初級編 part.5 ～テストベンチ作成～
【Vivado®で使用するXDCファイルの基本的な記述例】第2回 コンフィグレーション設定、タイミング設定編
【Versal™ACAP】MIPI Example Design【Vivado® ML 2021.1】
Vitis™ AI ver2.0がリリース！新たな機能などを紹介！
【回路設計ヒント】Microsoft Windows 10 でのiMPACT書き込み
【Versal™ACAP】Targeted Reference Design Build 2021.1版
【Versal™ACAP】機能紹介 NoC Simulation編 part2
FPGAの置換（Spartan®-6 FPGA ファミリ）第2回（置換可能なデバイス選定：デバイスパッケージ編）
【2/17開催】【脱！目視検査】外観検査装置による過検出問題解決AIウェビナー
FPGAの置換（Spartan®-6 FPGA ファミリ）第1回（置換可能なデバイス選定：ロジックリソース編）
モデルベースデザイン(MBD)を活用したOFDM方式ソフトウェア無線(SDR)のRFSoC実装
検証資産の再利用 – Verification IP（Design and Verification LANDSCAPE 2021-Vol2）
Xilinx社Zynq® UltraScale+™ MPSoCに複数のDPUコアを実装し各々のDPUコア上で異なるVitis™ AI Model Zooを動かしてみた
Vivado®2020.2 MPSoCプロジェクト修復の一例
最近の記事
タグ
- FPGA (233)
- 設計 (168)
- 検証 (85)
- Vivado (75)
- 半導体 (45)
- ModelSim (45)
- 受付終了 (42)
- AI (38)
- メモリ (30)
- Micron (28)
- MPSoC (25)
- Vitis (23)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- Versal (19)
- Simulink (16)
- SSD (14)
- SystemVerilog (14)
- 電源 (12)
- サーバ/ストレージ (12)
- アナログ回路 (10)
- Nexperia (10)
- 受付中 (9)
- IoT (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- アサーション (6)
- クロック (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- マイコン (4)
- Questa Lint (4)
- CDC (4)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- EOL (2)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- CPUボード (1)